altera

为了帮助初学者快速入门NIOS II，在此建立NIOS II FAQ，希望大家把自己遇到的问题提出来，然后在这里总结起来，以帮助以后遇到同样问题的人。 首先需要声明一点，下面部分问题来自网络，如果版权问题，请及时通知，我将会将其删除 在此提几点要求和规定： 1.此贴是NIOS II FAQ，所以不收录其他相关内容； 2.大家通过回帖方式进行提问，如果有其他人可以解决，也是通过回帖方式进行解决； 3.问题解决以后，我会将其编入这个贴内，然后将问题跟帖删除，避免跟帖过多的影响。 4.禁止在回帖中涉及与NIOS II无关内容，一经发现立即删除。 -------------------------------------------华丽的分割线---------------------------------------------------------------------- 1.NIOS能做浮点运算么？ 答：NIOS可以进行浮点运算，完全可以替代MCU，时钟可以跑到100Mhz，比ARM7还要快，ARM7时钟一般为72Mhz左右。 2.NIOS是否可以不使用SDRAM和并行FLASH？ 答：首先说明一下，SDRAM是用来运行程序的，FLASH是用来存储程序代码的（SDRAM掉电丢失，FLASH则不会），每次上电的时候，都需要将FLASH中的程序代码放到SDRAM中，然后再运行。

quartus prime 18.1 标准版 链接：https://pan.baidu.com/s/1y5f7_uc4ESWbfkAWuB-1oQ 提取码：lqdk 复制这段内容后打开百度网盘手机App，操作更方便哦 quartus prime 17.1 标准版 链接：https://pan.baidu.com/s/10QWejKdDobVxDSqnVPJ0xQ 提取码：hhvj 复制这段内容后打开百度网盘手机App，操作更方便哦 quartus prime 16.1 标准版 链接：https://pan.baidu.com/s/1CO4yRSsGgcj7bGl-Ns3eSg 提取码：eurg 复制这段内容后打开百度网盘手机App，操作更方便哦 quartus 13.0 链接：https://pan.baidu.com/s/1XrRoR9qAr7rL00jdgCFLOg 提取码：mjwl 有些没有及时更新，需要其他的版本的可以留言 来源： CSDN 作者： 宏强子 链接： https://blog.csdn.net/weixin_40377195/article/details/104213837

quartus prime 17.1 标准版 链接：https://pan.baidu.com/s/10QWejKdDobVxDSqnVPJ0xQ 提取码：hhvj 复制这段内容后打开百度网盘手机App，操作更方便哦 quartus prime 16.1 标准版 链接：https://pan.baidu.com/s/1CO4yRSsGgcj7bGl-Ns3eSg 提取码：eurg 复制这段内容后打开百度网盘手机App，操作更方便哦 quartus 13.0 链接：https://pan.baidu.com/s/1d2ZSUgpbKv2hDH1UN7ZUxw 提取码：rd7h 复制这段内容后打开百度网盘手机App，操作更方便哦 有些没有及时更新，需要其他的版本的可以留言 来源： https://www.cnblogs.com/hqz68/p/11082841.html

altera公司的一些参考设计地址： 这个网站可以直接下载代码，不需要注册： http://www.alterawiki.com/wiki/Main_Page 下面这个需要注册，代码比较全： https://opencores.org/projects 下面这个是中国直接的FPGA开发论坛，资料很多 http://bbs.eetop.cn/ 可以很好地协助初始开发者。 ———————————————— 版权声明：本文为CSDN博主「hhpingyear」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/hhpingyear/article/details/80293924 来源： CSDN 作者： fpga_verilog_sky 链接： https://blog.csdn.net/fpga_verilog_sky/article/details/103477432

　　EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的 最新成果，进行电子产品的自动设计。利用EDA工具，可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。 　　 　　EDA常用软件 　　EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：protel、MentorPADS、OrCAD、Mentor WG、Mentor EN、allegro、EWB、PSPICE、 Synopsys等等。按主要功能或主要应用场合，大致可分为电路设 计与仿真工具、PCB设计软件、IC设计软件、PLD设计工具及其它EDA软件。 　　电子电路设计与仿真工具 　　电子电路设计与仿真工具包括： 　　SPICE/PSPICE、EWB、Matlab、SystemView、Multisim、MMICAD等。下面简单介绍前三个软件。 　　1)SPICE：由美国加州大学推出的电路分析仿真软件，现在用得较多的是PSPICE6.2，在同类产品中是功能最为强大的模拟和数字电路混合仿真 EDA软件，它可以进行各种各样的电路仿真、激励建立、温度与噪声分析、模拟控制、波形输出、数据输出、并在同一窗口内同时显示模拟与数字的仿真结果。无 论对哪种器件哪些电路进行仿真，都可以得到精确的仿真结果

可以将文章内容翻译成中文,广告屏蔽插件可能会导致该功能失效(如失效，请关闭广告屏蔽插件后再试): 问题: I am new to OpenCL. When I tried the examples from the website of Altera, I got several LNK2001 errors as follows Severity Code Description Project File Line Error LNK2001 unresolved external symbol __imp_sprintf hello_world C:\Users\S_KW\OpenCL\hello_world\alteracl.lib(acl_hal_mmd.obj) 1 Error LNK2001 unresolved external symbol __imp___iob_func hello_world C:\Users\S_KW\OpenCL\hello_world\alteracl.lib(acl_hal_mmd.obj) 1 Error LNK2001 unresolved external symbol __imp_fprintf hello_world C:\Users\S_KW\OpenCL\hello_world\alteracl.lib(acl_hal

可以将文章内容翻译成中文,广告屏蔽插件可能会导致该功能失效(如失效，请关闭广告屏蔽插件后再试): 问题: I'm using Ubuntu Linux 14.04 LTS with Altera Quartus 15.0 web-edition and I'm having a hard time simulate my design due to licensing errors. I'm designing an LCD_driver for the VEEK-MT 's LCD touch screen by terasic with the Cyclone IV EP4CE115 by Altera. Honestly, I don't have much of experience with simulation software like ModelSim-Altera but I do know how to use .vwf files and simulate with them, I know as well how to use signaltap logic analyzer. After creating the usinversity program .vwf files, I compile the project, I press run

可以将文章内容翻译成中文,广告屏蔽插件可能会导致该功能失效(如失效，请关闭广告屏蔽插件后再试): 问题: I've looked at all the previous questions and no one seems to have a problem as simple as mine. Also I've searched the web and can't find a solution. I'm new to VHDL and am trying to compile the simple example provided by Altera, which is as follows: library ieee; use ieee.std_logic_1164.all; entity light is port(x1, x2: in std_logic; f: out std_logic); end light; architecture LogicFunction of light is begin f I followed the project creation steps in the Altera tutorial , but when I try to compile the project I get the error: Error (12007):

可以将文章内容翻译成中文,广告屏蔽插件可能会导致该功能失效(如失效，请关闭广告屏蔽插件后再试): 问题: I've looked at all the previous questions and no one seems to have a problem as simple as mine. Also I've searched the web and can't find a solution. I'm new to VHDL and am trying to compile the simple example provided by Altera, which is as follows: library ieee; use ieee.std_logic_1164.all; entity light is port(x1, x2: in std_logic; f: out std_logic); end light; architecture LogicFunction of light is begin f I followed the project creation steps in the Altera tutorial , but when I try to compile the project I get the error: Error (12007):

DMA Descriptor Controller Registers DMA控制器读写均支持最多128个描述符，读写操作是以FPGA视角来看，读操作是从PCIe地址空间到FPGA Avalon-MM地址空间，写操作是从FPGA Avalon-MM地址空间到PCIe地址空间。 在DMA控制器寄存器里设置描述符表位于在PCIe地址空间里的地址和大小，DMA控制器用Read Data Mover首先将描述符复制到自己内部的FIFO中，然后在根据描述符来开始DMA传输。描述符在RC内的地址必须是32字节对齐的。 DMA控制器有寄存器指示读写描述符的完成状态，读和写分别有自己的状态寄存器表，每个表有128个连续的DWORD项，对应128个描述符。状态字占用512字节，位置在RC Read Status and Descriptor Base指定的地址偏移0处，而实际的描述符在0x200偏移处，DMA控制器项状态字的done位写1表示传输成功，DMA控制器在完成最后一个描述符后会发送一个MSI中断，在接收到中断之后，主机host软件可以轮询done位来判断描述符状态，但是DMA控制器不会设置done位或者发送MSI在每一个描述符完成的时候，它根据RD_DMA_LAST PTR和WR_DMA_LAST_PTR寄存器存储的描述符ID来操作，由于描述符支持PCIe完成包的乱序传输