DMA Descriptor Controller Registers
DMA控制器读写均支持最多128个描述符，读写操作是以FPGA视角来看，读操作是从PCIe地址空间到FPGA Avalon-MM地址空间，写操作是从FPGA Avalon-MM地址空间到PCIe地址空间。
在DMA控制器寄存器里设置描述符表位于在PCIe地址空间里的地址和大小，DMA控制器用Read Data Mover首先将描述符复制到自己内部的FIFO中，然后在根据描述符来开始DMA传输。描述符在RC内的地址必须是32字节对齐的。
DMA控制器有寄存器指示读写描述符的完成状态，读和写分别有自己的状态寄存器表，每个表有128个连续的DWORD项，对应128个描述符。状态字占用512字节，位置在RC Read Status and Descriptor Base指定的地址偏移0处，而实际的描述符在0x200偏移处，DMA控制器项状态字的done位写1表示传输成功，DMA控制器在完成最后一个描述符后会发送一个MSI中断，在接收到中断之后，主机host软件可以轮询done位来判断描述符状态，但是DMA控制器不会设置done位或者发送MSI在每一个描述符完成的时候，它根据RD_DMA_LAST PTR和WR_DMA_LAST_PTR寄存器存储的描述符ID来操作，由于描述符支持PCIe完成包的乱序传输，所以done位置位的时候，描述符可能还没有传输完成。例如想在128个描述符的传输中间时刻和完成时候获得通知：
- 写入RD_DMA_LAST_PTR值63。
- 写入RD_DMA_LAST_PTR值127。
- 轮询第63个状态字。
- 轮询第127个状态字。
Read DMA Descriptor Controller Registers
| 地址偏移 | 寄存器 | 访问权限 | 描述 |
|---|---|---|---|
| 0x00 | RC Read Status and Descriptor Base (Low) | R/W | 低32位，在设置高32位之后设置，地址必须32位对齐，在传输完成的时候才能改变这个寄存器 |
| 0x04 | RC Read Status and Descriptor Base (High) | R/W | 高32位 |
| 0x08 | EP Read Descriptor FIFO Base (Low) | RW | 低32位，指定存储描述符的FIFO地址，在设置高32位之后设置 |
| 0x0C | EP Read Descriptor FIFO Base (High) | RW | 高32位 |
| 0x10 | RD_DMA_LAST_PTR | RW | 读返回上次操作的描述符ID，如果没有DMA操作则返回0xFF，写操作指定最后一个操作的描述符ID，比如，读返回4，为了传输5个描述符，软件应该写入9 |
| 0x14 | RD_TABLE_SIZE | RW | 设置读描述符表的大小，值为描述符数量减1，默认为127 |
| 0x18 | RD_CONTROL | RW | 高31位保留，第0位设置上报每一个描述符的done位，但MSI都不会每次上报，否则根据RD_DMA_LAST_PTR来上报 |
Write DMA Descriptor Controller Registers
和读一样，地址偏移在0x100。
Read DMA and Write DMA Descriptor Format
每个描述符32字节，Read/Write Status and Descriptor Base + 0x200处，
| 地址偏移 | 寄存器 | 描述 |
|---|---|---|
| 0x00 | RD_LOW_SRC_ADDR | 低32位，DMA源地址，PCIe地址空间 |
| 0x04 | RD_HIGH_SRC_ADDR | 高32位 |
| 0x08 | RD_CTRL_LOW_DEST_ADDR | 低32位，Avalon-MM地址空间 |
| 0x0C | RD_CTRL_HIGH_DEST_ADDR | 高32位 |
| 0x10 | CONTROL | [31:25] Reserved，必须为0 |
| [24:18] ID，描述符ID，0-127 | ||
| [17:00] SIZE，传输大小，以DWORD单位，最大传输大小是1MB-4bytes，超过最大传输大小，按最大值传输，否则传输设置值，这个字段最大值为40000-1 | ||
| 0x14-0x1C | Reserved | N/A |