wire

可以将文章内容翻译成中文,广告屏蔽插件可能会导致该功能失效(如失效，请关闭广告屏蔽插件后再试): 问题: I have written two modules DLatch and RSLatch and i want to write verilog code to join those two. 回答1: Seriously, you should get yourself a Verilog handbook or search for some online resources. Anyway, something like this should work: module dff ( input Clk, input D, output Q, output Qbar ); wire q_to_s; wire qbar_to_r; wire clk_bar; assign clk_bar = ~Clk; D_latch dlatch ( .D(D), .Clk(Clk), .Q(q_to_s), .Qbar(qbar_to_r) ); RS_latch rslatch ( .S(q_to_s), .R(qbar_to_r), .Clk(clk_bar), .Qa(Q), .Qb(Qbar) ); endmodule 回答2: You might want to look

Q：还有一种RC corner 带后缀『_T』，只用于setup signoff，T指的是什么？ A：T代表tighten，在rc的variation上的sigma分布比不带T的更紧，因此只能用于setup，hold不推荐。Appleto Apple地比较，T的variation更小，理论看到的rc变化更小，单从setup产生violation的可能性更小。至于悲观还是乐观，除非自己定criteria，其余的follow foundry或者vendor的rule最重要。 Q：为什么setup既需要sign-off C-corner又需要sign-offRC-corner？ A：因为C-corner表示『电容』最大/最小，而RC-corner是『电容*电阻』最大/最小。通常对于短线而言，电容占主导地位，C-corner可以cover RC-corner，但对于长线则电阻占主导地位，C-corner无法cover RC-corner，而是反过来RC-corner去cover C-corner。而没人保证一个设计里只有短线没有长线，也没权威对长短的幅度有量化的定义，所以最保险的就是两者分别sign-off。 Q：为什么hold需要sign-off所有的corner？ A： 对于hold而言，根据其仿真曲线，相互之间都无法完全覆盖，故需要sign-off所有corner。 As you