数字IC设计入门必备——VIM自定义模板调用与VCS基本仿真操作示例
一、前言 毕业论文答辩结束，闲下来写篇文章。芯片研发人员都在Linux系统下借助各种EDA工具和代码语言完成工作，因此提高代码开发效率，熟练运用开发工具是十分必要的。本文讲述VIM编辑神器的verilogHDL自定义模板调用以及VCS仿真软件的基本使用方式。 二、VIM编辑器自定义模板调用 在之前的博文中谈到过GVIM编辑器中可以通过调用模板来生成重复性代码，但没有介绍自定义模板的方式。关于VIM的安装与配置详细内容，见参考文献1。这里主要用到VIM的用户配置文件：.vimrc（若没有新建该文件并编辑），我们在用户目录下使用ls -al命令可以看到该文件： 使用VIM编辑器打开VIM配置文件，以下部分是在文件底部自行添加的命令： :ab Shixu always@(posedge clk or negedge rst_n)begin<Enter>if(~rst_n)begin<Enter><Enter>end<Enter>else begin<Enter><Enter>end<Enter>end :ab Zuhe always@(*)begin<Enter><Enter>end :ab Counter always@(posedge clk or negedge rst_n)begin<Enter>if(~rst_n)begin<Enter>cnt <= 0;