电平

介绍 数字化仪用于将电信号转换为一系列测量值，然后输出为幅度值随时间变化的数字数组。为了使这些信息有用，时间信息通常与特定参考点相关，参考点通常是触发位置。触发点可以是从测量信号中引用，也可以来自其他外部源。触发功能是将时间测量值与特定的已知时间点联系起来。对于重复信号，触发器必须稳定才能将一次采集的测量结果与其他采集进行比较。当将多个数字化仪或相关的采集仪器集成到一个多通道系统中时，只有当所有通道都参考公共时间轴时，才能得到较好的数据。这要求系统的数据采集元件与由同一事件触发的所有数字化仪通道的时间同步。本应用笔记将重点介绍触发和同步的相关内容。 触发 触发是仪器采集和数字化信号的基本功能。最常见的触发方法是使用数字化仪某个通道的输入信号。基本原理是检测到波形上的定义点，并将此“触发事件”标记为已采集数据上的一个已知位置。图1提供了一个基本的边沿触发的例子。信号源是输入通道，触发事件发生在波形上升沿越过 500mV 的触发电平时。当触发事件发生时，已采集信号上的位置被标记为时间轴上的零时间点，如图中的光标位置所示。如果信号是重复的，每次进行新采集时，数字化仪都会在同一点触发，从而实现稳定的显示。 图1 信号波形，电平和时序的范围变化较大，所以要求数字化仪触发电路非常灵活。图2显示了 M4i.4451系列数字化仪的触发“引擎”的框图。它提供了现代数字化仪支持的多种触发条件的示例。

RS232 目前RS-232是PC机与通信工业中应用最广泛的一种串行接口。RS-232被定义为一种在低速率串行通讯中增加通讯距离的单端标准。RS-232采取不平衡传输方式，即所谓单端通讯。收、发端的数据信号是相对于信号地。典型的RS-232信号在正负电平之间摆动，在发送数据时，发送端驱动器输出正电平在+5~+15V，负电平在-5~-15V电平。当无数据传输时，线上为TTL，从开始传送数据到结束，线上电平从TTL电平到RS-232电平再返回TTL电平。接收器典型的工作电平在+3~+12V与-3~-12V。由于发送电平与接收电平的差仅为2V至3V左右，所以其共模抑制能力差，再加上双绞线上的分布电容，其传送距离最大为约15米，最高速率为20Kbps。RS-232是为点对点（即只用一对收、发设备）通讯而设计的，其驱动器负载为3kΩ~7kΩ。所以RS-232适合本地设备之间的通信。 来源： https://www.cnblogs.com/liujuncheng1/p/11526626.html

上下拉电阻定义 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理 2、上拉是对器件注入电流，下拉是输出电流 3、弱强只是上拉电阻的阻值不同，没有什么严格区分 4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道 二、拉电阻作用： 1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。 2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！ 3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，其作用主要是确保某端口常态时有确定电平：用法示例：当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入。 4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流。 5

刚刚接触stm32，一点小意外，记录一下问题该点 GPIO port input data register(GPIOx_IDR)： GPIO数据接收寄存器(检测管脚输入高低电平， 仅在管脚为输入模式下有效)。 该寄存器高16位保留，低16位读取pin脚输入数据。 GPIO port output data register(GPIOx_ODR)： GPIO数据输出控制寄存器(输出管脚高低电平，仅在管脚为输出模式下有效) 高16位保留，低16位可读可写(该处每位设置的值直接影响外部电平输出，即为0的情况下，输出低电平，为1则输出高电平)。 清除或设置管脚电平状态可参考寄存器GPIOx_BSRR GPIO port bit set/reset register(GPIOx_BSRR) GPIO数据输出控制寄存器(输出管脚高低电平，仅在管脚为输出模式下有效)；辅助ODR寄存器 该寄存器若设置为0，保持管脚输出状态不变，高16位设置为1，则清除对应的管脚电平输出。 低16位设置为1，则设置对应管脚的高电平输出(最终会体现在ODR寄存器中，该寄存器不支持读取当前管脚的输出状态)。 GPIO port pull-up/pull-down register(GPIOx_PUPDR)： GPIO上拉/下拉状态控制寄存器； 来源： https://blog.csdn.net/who_love_me

参考资料： 关于 LVDS 电平 LVDS 电平 PECL、LVDS 和 CML 电平 高速数字逻辑电平（8）之 LVDS 　　 LVDS(Low-Voltage Differential Signaling, 低电压差分信号 ) 是美国国家半导体于 1994 年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据，可以实现点对点或者一点对多点的连接； LVDS 技术规范有两个标准，即 TIA (电讯工业联盟)/ EIA (电子工业联盟)的 ANSI/TIA/EIA-644 标准 与 IEEE 1596.3 标准，所以 LVDS 接口也称为 RS-644 接口。 一、 LVDS 工作原理 　　 LVDS 的典型工作原理如图 1 所示，主要由驱动器和接收器两部分组成。 LVDS 的驱动器由驱动差分对和电流源组成，电流源的电流通常为 3.5mA ； LVDS 的接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过 100Ω 的电阻，并在接收器的输入端产生大约 350mV 的电压；当驱动器电平翻转时，流经电阻的电流方向被改变，因此在输出端产生相应的逻辑 "1" 和逻辑 "0" 状态。 图 1 LVDS 电平工作原理电路图 二、 LVDS 的优点 　　2.1、高速传输能力 　　　　 LVDS 技术的恒流源模式和低摆幅输出都意味着 LVDS 能高速驱动

第六章 Contex-A7 MPCore架构 Contex-A处理器运行模型   以前的ARM处理器有七种运行模式，现在有九种，新增加Monitor和Hyp运行模式。 模式 描述 USR(User) 用户模式，非特权模式，大部分程序运行的时候处于此模式 FIQ 快速中断模式，进入FIQ中断异常 IRQ 一般中断模式 SVC(Supervisor) 超级管理员模式，特权模式，宫操作系统使用 MON(Monitor) 监视模式，这个模式用于安全扩展模式，指用户安全 ABT(Abort) 数据访问终止模式，用于虚拟存储以及存储保护 HYP(Hyp) 超级监视模式，用于虚拟化扩展 UND(Undef) 未定义指令终止模式 SYS(System) 系统模式，用于运行特权级的操作系统任务 记忆（UFIS MAHUS） Contex-A寄存器组   ARM提供了16个32位通用寄存器（R0 R15）供软件使用，前15个（R0 R14）可以用作通用的数据存储，R15是程序计数器PC，用来保存将要执行的命令，ARM还提供了一个当前程序状态寄存器CPSR和一个备份程序寄存器SPSR，SPSR是CPSR的备份。 总结一下， Cortex-A内核寄存器组成如下（共43个）： ①、 34个通用寄存器，包括 R15程序计数器 (PC)，这些寄存器都是 32位的。 ②、 8个状态寄存器，包括 CPSR和

在传送分组时，USB应用了NRZI编码方式。 信号电平的一次反转代表1，电平不变化表示0，并且在表示完一个码元后，电压不需回到0 　　不归零制编码是效率最高的编码 　　缺点是存在发送方和接收方的同步问题 　　单极性不归零码,无电压(也就是元电流)用来表示"0",而恒定的正电压用来表示"1"。每一个码元时间的中间点是采样时间,判决门限为半幅度电平(即0.5)。也就是说接收信号的值在0.5与1.0之间,就判为"1"码,如果在O与0.5之间就判为"0"码。每秒钟发送的二进制码元数称为"码速"。 　　双极性不归零码,"1"码和"0"码都有电流,但是"1"码是正电流,"0"码是负电流,正和负的幅度相等,故称为双极性码。此时的判决门限为零电平,接收端使用零判决器或正负判决器,接收信号的值若在零电平以上为正,判为"1"码;若在零电平以下为负,判为"0"码。 　　以上两种编码,都是在一个码元的全部时间内发出或不发出电流(单极性),以及发出正电流或负电流(双极性)。每一位编码占用了全部码元的宽度,故这两种编码都属于全宽码,也称作不归零码NRZ (Non Return Zero)。如果重复发送"1"码,势必要连续发送正电流;如果重复发送"0"码,势必要连续不送电流或连续发送负电流,这样使某一位码元与其下一位码元之间没有间隙,不易区分识别。归零码可以改善这种状况。 RZ,NRZ 与 NRZI 编码解释

http://hi.baidu.com/hieda/blog/item/c996d9cc5d1a8c1400e92877.html 施密特触发器( Schmitt Trigger )，简单的说就是 具有滞后特性的数字传输门 。 （一）施密特触发器结构举例 （二）施密特触发器具体分析 （三）施密特触发器电路用途 （四）施密特触发器 相关部分总结 （五）附：用555定时器构成施密特触发器 用555定时器构成多谐振荡器 Sometimes an input signal to a digital circuit doesn't directly fit the description of a digital signal. For various reasons it may have slow rise and/or fall times, or may have acquired some noise that could be sensed by further circuitry. It may even be an analog signal whose frequency we want to measure. All of these conditions, and many others, require a specialized circuit that will

http://hi.baidu.com/hieda/blog/item/4c53ed2b4c4dc7f9e6cd40fe.html 数字电平标准 [部分转帖] 下面总结一下各电平标准。和有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL ：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL ： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL ： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了

http://hi.baidu.com/hieda/blog/item/2fdeab4388b6a11072f05d28.html (一) TTL高电平3.6~5V，低电平0V~2.4V CMOS电平Vcc可达到12V CMOS电路输出高电平约为0.9Vcc，而输出低电平约为0.1Vcc。 CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。 EDA中国门户网站 e q C9f Q TTL电路不使用的输入端悬空为高电平，另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格。 用TTL电平他们就可以兼容 (二) TTL电平是5V，CMOS电平一般是12V。 因为TTL电路电源电压是5V，CMOS电路电源电压一般是12V。 5V的电平不能触发CMOS电路，12V的电平会损坏TTL电路，因此不能互相兼容匹配。 (三) TTL电平标准 输出 L： <0.8V ； H：>2.4V。 输入 L： <1.2V ； H：>2.0V TTL器件输出低电平要小于0.8V，高电平要大于2.4V。输入，低于1.2V就认为是0，高于2.0就认为是1。 CMOS电平： 输出 L： <0.1*Vcc ； H：>0.9*Vcc。 输入 L： <0.3*Vcc ； H：>0.7*Vcc. 一般单片机、DSP、FPGA他们之间管教能否直接相连. 一般情况下，同电压的是可以的