modelsim

现在好多同学的操作系统都是64位的win8或者win10系统，在学习vhdl，安装软件时可能会遇到一些问题，下面我将介绍一些软件的安装以及基本使用的知识，希望能够帮到大家~ （1）modelsim-win64-10.1c的安装 我使用的系统是win10 64位专业版，在我的机器上成功安装并运行了modelsim，下面我说一下安装方法 1 运行 modelsim-win64-10.1c-se.exe ， 安装软件（ 软件和破解包下载地址：https://pan.baidu.com/s/1c2cU9dm ）； 注意事项：安装路径可自行设置，但不要出现汉字，（本例：D:\modeltech64_10.1c） 2 安装过程中一直选择 yes 即可，最后 reboot （重启）询问选 Yes 、 No 似乎都可以，我在安装的过程中选择的是 No ，即我没有重启系统； 3 来源： CSDN 作者： weixin_33967071 链接： https://blog.csdn.net/weixin_33967071/article/details/94213923

Modelsim se仿真Xilinx IPcore 方法：先写好do文件常规框架，根据modelsim报错再添加ise IP核库仿真文件。注：记得添加并仿真glbl.v全局控制仿真文件到sim/ise_lib下 步骤： 1. 查看modelsim提示的错误信息：Error：./../ise_prj/ipcore_dir/sync_fifo_8x256.v(493):Module’FIFO_GENERATOR_V9_3’isnot defined 2. 找到ise安装路径：在快捷键上右键-属性-打开文件位置 *./14.7/ISE_DS/ISE/verilog/src 在这个路径下搜索FIFO_GENERATOR_V9_3文件，选中FIFO_GENERATOR_V9_3.v文件复制到sim仿真目录下建ise_lib文件夹下。 3. 每个Xilinx仿真都加到ise_lib下，并且在do文件内也要编译vsim -voptargs=+acc work.tb_ex_ise_fifo work.glbl 仿真Xilinx FIFO do文件示例： quit -sim .main clear vlib work vlog ./tb_ex_ise_fifo.v vlog ./../design/ex_ise_fifo.v vlog ./../ise_prj/ipcore_dir/*.v

如果你的链接目录是如下： “C:\altera\13.1\modelsim_ase\win32aloem” 在有的电脑上是可以使用的，就是能链接上的，但是有些电脑就不行的，我就遇到了这种奇葩的问题，同样的设置方式在不同的电脑上一个能用，一个报错。 但是路径如下目录就可以了，其实就增加“\”，就可以了，很是神奇........无语！！！ “C:\altera\13.1\modelsim_ase\win32aloem\” 来源： CSDN 作者： 喵喵苗 链接： https://blog.csdn.net/mish84/article/details/50977924

前言 quartus和modelsim联调对仿真还是很方便的，当然最好是quartus干综合到烧录的活，modelsim单独仿真。而且ae版的性能比se版差。 流程： 1.配置modelsim ae路径： 我这里是这个路径，根据你自己安装的地方配置路径。 2.打开一个工程并编译通过，写好tb文件。配置仿真条件： 工具名称选择ae版，第二项根据语言选择verilog，第三项根据tb中的timescale选择ns。 打开test bench 选项卡： 打开new： test bench name可以瞎写,方便起见写你tb名。测试平台中的顶层文件是你的tb文件名，配置结束仿真的时间并添加你的tb文件。 3.仿真： 根据需要选择RTL还是GATE仿真。 以上。 来源： CSDN 作者： 小翁同学 链接： https://blog.csdn.net/chuoshumi7080/article/details/99906852

链接：https://pan.baidu.com/s/1r-QIsE5_TXFmufl5JBifjw 提取码：k1uz 我是先在D盘下建了一个Verilog文件夹。 一、先安装Modelsim 1.解压Crack-Modelsim-Altera+10.1d.zip到verilog文件夹，运行ModelSimSetup-13.0.1.232.exe。（要保证路径没有中文符哦~） 2.根据readmefirst.txt中内容操作： 首先将MentorKG.exe和patch_dll.bat复制到\modelsim_ase\win32aloem路径中； 运行patch_dll.bat。我的电脑出现闪退，并不能另存为文件，可以在verilog文件夹中搜索LICENSE.TXT，并复制到\modelsim_ase\win32aloem路径中。 最后进入控制面板\系统和安全\系统\高级系统设置\环境变量，新建环境变量MGLS_LICENSE_FILE，内容是D:\verilog\modelsim_ase\win32aloem\LICENSE.TXT（别忘了根目录后加LICENSE.TXT哦~） 然后就可以运行D:\verilog\modelsim_ase\win32aloem下的modelsim.exe文件啦，他的图标是个大写M~。 二、安装Quartus 主要是按照“读我.txt”啦~ 1

ModelSim-Altera版本仿真流程 1、建立ModelSim-Altera工作环境 1.1版本说明 ModelSim-Altera（OEM）version 6.4a QuartusII version 9.0 该ModelSim版本支持所有QuartusII支持的Altera器件。 1.2要自动从Quartus II运行EDA设计输入、综合、仿真或者时序分析工具，您必须指定第三方EDA工具的可执行文件位置，通过单击Tools菜单上的Options供然后点击EDA Tool Options选项。 2、用ModelSim-Altera建立工程 2.1 如果要执行时序仿真，需要产生Verilog（.vo）或者VHDL（.vho）输出文件。 a. 选择EDA Tool Settings b. 用QuartusII编译设计文件 注：如果已经编译过设计， 要重新产生.vo、.vho和.sdo（标准延迟输出文件）的话，只需要运行Start EDA Netlist Writter即可。 同时也可以用于产生.vcd文件。 如果要执行功耗估算，确保在Simulator Settings下的Settings对话框选择合适的参数。 2.2 启动Modelsim软件，选择工程目录：File—>Change Directory. 注：如果要执行功能仿真，工程目录就是包含设计文件的目录；

quartus和modelsim之间的大坑 唉,人生何其多坑 文章目录 quartus和modelsim之间的大坑 BUG1 BUG2 BUG3 BUG4 BUG5 提醒 美化 因为解决bug的时候没有截图,所以合并了一些忘记的,大家对号入座吧 BUG1 The ModelSim - Intel FPGA software comes packaged with precompiled simulation libraries. Do not compile simulation libraries if you are using the ModelSim - Intel FPGA software. BUG2 Cannot launch the ModelSim software because you did not specify the path to the executables of the ModelSim software. BUG3 Nativelink TCL script failed with errorInfo: Invalid user compiled directory 这是因为我们要用的是modelsim-intel,而不是modelsim.所以这个bug会在两个地方出现: 错误设置编译器为modelsim,解决方法: 导航栏

To use ModelSim on Linux is quite difficult. There is only .exe. file for installing ModelSim on Windows on the official website ( https://www.mentor.com/products/fpga/model/ ). Here, I’m going to share some experiences about installing ModelSim on Linux. Install First, you need to download the .run file from https://drive.google.com/file/d/0BxghKvvmdklCSm0yTFJJYjNYQXM/view or the official website http://fpgasoftware.intel.com/?product=modelsim_ae#tabs-2 . Then you run: chmod +x ModelSimSetup-16.1.0.196.run ./ModelSimSetup-13.1.0.162.run The UI for installation will show up. And you can easily

Some background: I am writing a VHDL test bench for a ethernet MAC. The testbench consists of a package and an combined entity + architecture file. I want to read the ethernet frames that the testbench will send to the MAC from a binary file which I exported from wireshark. I'm writing in VHDL 2008 and I'm using a Mentor Graphics Model Technology ModelSim ALTERA vcom 10.0d Compiler. The Problem: All solutions for reading binary data in VHDL/modelsim that I've found so far use special file formats where 1 bit of the bit_vector is represented by several bits in the file. I would like VHDL to