位宽

处理器CPU运算位数 CPU的位宽对CPU性能的影响绝不亚于主频。位宽是指微处理器一次执行指令的数据带宽。处理器的寻址位宽增长很快，业界已使用过4、8、16位寻址再到目前主流的32位，而64位寻址浮点运算已经逐步成为CPU的主流产品。 受虚拟和实际内存尺寸的限制，目前主流的32位CPU在性能执行模式方面存在一个严重的缺陷：当面临大量的数据流时，32位的寄存器（注：为了处理数据，暂时储存结果，或者做间接寻址等等动作，每个处理器都具备一些内建的内存，这些能够在不延迟的状态下存取的内存就称为“寄存器”，每个寄存器的大小都相同）和指令集不能及时进行相应的处理运算。 32位CPU一次只能处理32位，也就是4个字节的数据；而64位CPU一次就能处理64位即8个字节的数据。如果我们将总长128位的指令分别按照16位、32位、64位为单位进行编辑的话：旧的16位CPU（如Intel 80286 CPU）需要8个指令，32位的CPU需要4个指令，而64位CPU则只要两个指令。显然，在工作频率相同的情况下，64位CPU的处理速度比16位、32位的更快。 位宽原理示意图 可以比较一下图中的32位与64位CPU，64位的代码流的数量没有改变，其宽度随着指令代码的宽度而变化；而数据流的宽度则增加了一倍。虽然理论上在一个时钟周期内64位系统处理的数据量是32位系统的两倍，但理论和现实通常都是有差距的。

一、带宽的两种概念 　　如果从电子电路角度出发，带宽（Bandwidth）本意指的是电子电路中存在一个固有通频带，这个概念或许比较抽象，我们有必要作进一步解释。大家都知道，各类复杂的电子电路无一例外都存在电感、电容或相当功能的储能元件，即使没有采用现成的电感线圈或电容，导线自身就是一个电感，而导线与导线之间、导线与地之间便可以组成电容——这就是通常所说的杂散电容或分布电容；不管是哪种类型的电容、电感，都会对信号起着阻滞作用从而消耗信号能量，严重的话会影响信号品质。这种效应与交流电信号的频率成正比关系，当频率高到一定程度、令信号难以保持稳定时，整个电子电路自然就无法正常工作。为此，电子学上就提出了“带宽”的概念，它指的是电路可以保持稳定工作的频率范围。而属于该体系的有显示器带宽、通讯/网络中的带宽等等。 　　而第二种带宽的概念大家也许会更熟悉，它所指的其实是数据传输率，譬如内存带宽、总线带宽、网络带宽等等，都是以“字节/秒”为单位。我们不清楚从什么时候起这些数据传输率的概念被称为“带宽”，但因业界与公众都接受了这种说法，代表数据传输率的带宽概念非常流行，尽管它与电子电路中“带宽”的本意相差很远。 　　对于电子电路中的带宽，决定因素在于电路设计。它主要是由高频放大部分元件的特性决定，而高频电路的设计是比较困难的部分，成本也比普通电路要高很多。这部分内容涉及到电路设计的知识

DDR 就是双倍速率。 以 1600MHz 的内存条为例， X64 的位宽，带宽就是： 1600MHz*2 倍速率 *64bit/8/1000=3.2*8=25.6GB/s; 以 8Channel 的 Intel ICX 处理器为例，带宽可以达到 8*25.6GB/s=204.8GB/s 以 8Channel 的 AMD ROME 处理器为例，带宽可以达到 8*25.6GB/s=204.8GB/s 以 1333MHz 的内存条为例， X64 的位宽，带宽就是： 1333*2 倍速率 *64bit/8/1000=2.666*8=21.328GB/s; 以 6Channel 的 Intel SKL 处理器为例，带宽可以达到 6*21.328GB/s=127.968GB/s ； GDDR 可以做到四倍速率。 以 1750MHz 的内存为例，单个颗粒 X64 的位宽，带宽就是： 1750MHz*4 倍速率 *64bit/8/1000=7*8=56GB/s ； 以 Nvidia Geforce GTX 1080 Ti 为例，使用了 11GB 的 GDDR5X ，内存时钟是 2750MHz ， 4 倍频，内存频率是 11GHz ，内存位宽是 X352bit ，那么内存带宽为： 2750MHz*4 倍速率 *352bit/8/1000=484GB/s ； 以 Nvidia Geforce RTX

所谓的FDRSE就是带同步复位置位时钟使能的d触发器。可以用来做多路数据稳定对齐。 N点基-2 FFT算法的实现方法（http://blog.163.com/tianyake@yeah/blog/static/749331412010979109623/） 从图4我们可以总结出对于点数为N=2^L的DFT快速计算方法的流程： 由于W N 的对称特性，第二象限为第一象限的实部取反，第三象限为虚实皆取反，第四象限为虚部取反，所以只需要存储第一象限即可，而且由于可约性，后几级旋转皆可以由第一级变换得到。 1.对于输入数据序列进行倒位序变换。 该变换的目的是使输出能够得到X(0)~X(N-1)的顺序序列，同样以8点DFT为例，该变换将顺序输入序列x(0)~x(7)变为如图4的x(0),x(4),x(2),x(6),x(1),x(5),x(3),x(7)序列。（ 此处倒位序实际上是二进制坐标翻转即可，原因与fft的基2有关，若为基4则为四进制的翻转 ） 事实上大多嵌入式系统中进行离散傅里叶变换一般都应该采用定点方式。对于使用蝶形运算的fft我们不能采用这种简单的放大旋转因子转为整数计算的方式。因为fft是一个非对称迭代过程，假设我们对旋转因子进行了放大，根据蝶形流图我们可以发现其最终的结果是，不同的输入被放大了不同的倍数，对于第一个输入x(0)永远也不会放大。举一个更加形象的例子

介绍 Slice IP用来在总线上进行截位操作， 可配置输入总线位宽，配置输出所需要的位宽，进行截位操作。 如上图，Din Width为输入总线位宽。Din From为需要截取的最高bit位，Din Down to为需要截取的最低bit位，例如，如果需要从32bits中截取低12bits，则Din Width设置为32，Din from设置为11，Din Down To设置为0；如果只截取1bit，则将Din from与Din Down To设置为同样的数，如果截取bit位为5，则Din from与Din Down To同时设置为5. 文章来源: https://blog.csdn.net/shiyangcool/article/details/90753805

版权声明：本文为博主原创文章，转载请声明原作者。 https://blog.csdn.net/QQ286615275/article/details/90297888 如图是该fifo的配置图，vivado版本2018.2. AXI4-Stream Data FIFO 配置 General Options Component Name 器件名字 FIFO depth FIFO的深度，可以在16到32768之间变化，具体情况视情况而定，但要是2的n次幂。 Enable packet mode 使能包模式：此项设定需要TLAST信号被使能。FIFO的操作在包模式下被修改为存储传送的数据，直到TLAST信号被响应。当TLAST信号被响应或者FIFO满了,存储的数据将被送至AXI4-Stream master interface. Asynchronous Clocks 异步时钟：启用后S_AXIS_ACLK和M_AXIS_ACLK将会是异步时钟。 Synchronization Stages across Cross Clock Domain Logic 当启用异步时钟后，才会有该选项，其作用相当于跨时钟域时的打拍操作。一般默认即可。 ACLKEN Conversion Mode 此选项用来选择ACLKEN信号的转换模式。 None 没有和这个IP相关的ACLKEN 信号相关 S

1. 在任何情况下，深度较深的以为寄存都强烈建议使用 block ram 。 思路如上图所示，但实现不推荐用这么多D触发器，也不推荐使用SRL16 之类的slice级别移位寄存器。 2. 对于（例如图像处理）分多通道时，不用拘泥于单通道对应单 block ram 。 Block ram 是9bit 1920深度。输入格式为R10 G10 B10 ，如上图最大化利用位宽。 3. 对于 SDP 以及 TDP 模式 blockram 应用的启发。 对于每一个port 在读写都是全双工的。当使用TDP模式时，相当于一个Block RAM可以实现2路同时读，2路同时写的quad port memory。 设定为read_first 模式时，（同时，EN=WE=1）可以产生如下时序： 如此可知，控制每个port的地址位进行递增，便可以实现一个tap（引用altera的概念） 此时的硬件结构如上图 此时的时序如上图 这边需要注意的是，假定一行16个像素，1 与 17 对应。每列的像素需要对齐。 如果地址为16进制，那么1与17会差一个时钟周期，所以地址必须是15进制。 结论，地址位 （行像素数-1）进制。 4. 使用 EN 引脚来过渡图像 fly-back （个人觉得可以理解为行消隐 blanking ）而非 WE 。 在遇到fly-back时 我们所需要的时序如下： 当使用WE引脚来做使能时

写在 前面的 话 我们的数据在运算或者存储的时候，一般都是以二进制的格式存在的。但是在很多情况下，我们需要将运算结果显示到某种显示设备上，如果直接以二进制的形式来显示的话，会非常不便于我们查看。因此，我们需要首先将二进制数转换为十进制数再进行显示。二进制到十进制的转换有很多种方法。本节，梦翼师兄和大家一起学习一种国外目前最为流行的转换方法 -逐步移位法。通过这种方式，我们不但可以在没有周期差的情况下实现数据格式的转换，同时我们的资源占用量也是相当小的。 基本 概念 BCD码（Binary-Coded Decimal‎）也 称二进码十进数或二 - 十进制 代码。用 4位二进制数来表示1位 十进制数 中的 0~9这10个数码。BCD码这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。这种编码技巧 在 FPGA中经常用到，如矩阵键盘输入的数据需要在数码管上显示的时候，矩阵键盘输入的数字是二进制数，而数码管上需要显示的是十进制数，所以需要将二进制数转换成BCD码，这在我们以后的设计中会经常遇到。 7.3 .3逐步移位法原理 在本设计中，我们使用逐步移位法来实现二进制数向BCD码的转换，在设计之前，我们先来了解一下二进制数向BCD码转换的原理-逐步移位法： 变量定义： B：需要转换的二进制数位宽 D：转换后的BCD码位宽 （其中

RAM使用的几点说明： 1，RAM的读写位宽可以不同，举例：写的位宽为8(1Byte)，读的位宽为1(1bit)，那么读的地址就变成了写地址的8倍，即位宽增加3bit。 来源： https://www.cnblogs.com/achangchang/p/11401314.html

RAM使用的几点说明： 1，RAM的读写位宽可以不同，举例：写的位宽为8(1Byte)，读的位宽为1(1bit)，那么读的地址就变成了写地址的8倍，即位宽增加3bit。 来源： https://www.cnblogs.com/achangchang/p/11401313.html