Quartus II

不得不说的设计经验 如果设计的电路系统中包含FPGA器件，则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。（FPGA中某些特殊的管脚是不能用作普通IO的） 4层板从上到下依次为：信号平面层、地、电源、信号平面层；6层板从上到下依次为：信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板（优点是：防干扰辐射），优先选择内电层走线，走不开选择平面层，禁止从地或电源层走线（原因：会分割电源层，产生寄生效应）。 多电源系统的布线：如FPGA+DSP系统做6层板，一般至少会有3.3V+1.2V+1.8V+5V。 3.3V一般是主电源，直接铺电源层，通过过孔很容易布通全局电源网络。 5V一般可能是电源输入，只需要在一小块区域内铺铜。且尽量粗（你问我该多粗——能多粗就多粗，越粗越好） 1.2V和1.8V是内核电源（如果直接采用线连的方式会在面临BGA器件时遇到很大困难），布局时尽量将1.2V与1.8V分开，并让1.2V或1.8V内相连的元件布局在紧凑的区域，使用铜皮的方式连接，如下图： 总之，因为电源网络遍布整个PCB，如果采用走线的方式会很复杂而且会绕很远，使用铺铜皮的方法是一种很好的选择！ 相邻层之间走线采用交叉方式：既可减少并行导线之间的电磁干扰（高中学的哦），又方便走线（参考资料1）。如下图为某PCB中相邻两层的走线，大致是一横一竖。 模拟数字要隔离

　　gVim是一款强大的编辑器，可以满足大部分语言的编程需要。尤其是其自带的模板定制功能对于Verilog来说非常受用。然而gVim有很多操作是不同于其他编辑器的，这让很多初学者望而却步，因此，本文将gVim的一些常用技巧列举了出来。 一、_vimrc中可能用到的设置 　　 1.gVim的默认设置 　　安装和配置好gVim后，在Program Files (x86)\Vim目录下有个“_vimrc”文件，双击选择gVim软件打开，这里可以对gVim进行一些默认设置，我的设置如下所示 1 " 乱码设置 2 " ----------------------------------------------------------------- 3 let &termencoding=& encoding 4 set fileencodings=utf- 8 ,gbk,gb18030,gb2312,cp936,ucs- bom,latin1 5 6 " 常用设置 7 " ----------------------------------------------------------------- 8 set showmatch " 高亮显示匹配的括号 9 set matchtime = 2 " 高亮括号的闪烁时间 10 set shiftwidth = 4 " 自动缩进符 11 set

FPGA设计者的5项基本功：仿真、综合、时序分析、调试、验证。 对于FPGA设计者来说，练好这5项基本功，与用好相应的EDA工具是同一过程，对应关系如下： 1. 仿真：Modelsim， Quartus II(Simulator Tool) 2. 综合：Quartus II (Compiler Tool， RTL Viewer， Technology Map Viewer， Chip Planner) 3. 时序：Quartus II (TImeQuest Timing Analyzer， Technology Map Viewer， Chip Planner) 4. 调试：Quartus II (SignalTap II Logic Analyzer， Virtual JTAG， Assignment Editor) 5. 验证：Modelsim， Quartus II(Test Bench Template Writer) 掌握HDL语言虽然不是FPGA设计的全部，但是HDL语言对FPGA设计的影响贯穿于整个FPGA设计流程中，与FPGA设计的5项基本功是相辅相成的。 对于FPGA设计者来说，用好“HDL语言的可综合子集”可以完成FPGA设计50%的工作——设计编码。 练好仿真、综合、时序分析这3项基本功，对于学习“HDL语言的可综合子集”有如下帮助： 通过仿真

ModelSim-Altera版本仿真流程 1、建立ModelSim-Altera工作环境 1.1版本说明 ModelSim-Altera（OEM）version 6.4a QuartusII version 9.0 该ModelSim版本支持所有QuartusII支持的Altera器件。 1.2要自动从Quartus II运行EDA设计输入、综合、仿真或者时序分析工具，您必须指定第三方EDA工具的可执行文件位置，通过单击Tools菜单上的Options供然后点击EDA Tool Options选项。 2、用ModelSim-Altera建立工程 2.1 如果要执行时序仿真，需要产生Verilog（.vo）或者VHDL（.vho）输出文件。 a. 选择EDA Tool Settings b. 用QuartusII编译设计文件 注：如果已经编译过设计， 要重新产生.vo、.vho和.sdo（标准延迟输出文件）的话，只需要运行Start EDA Netlist Writter即可。 同时也可以用于产生.vcd文件。 如果要执行功耗估算，确保在Simulator Settings下的Settings对话框选择合适的参数。 2.2 启动Modelsim软件，选择工程目录：File—>Change Directory. 注：如果要执行功能仿真，工程目录就是包含设计文件的目录；

3 月，跳不动了？>>> FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。FPGA的开发流程一般如图1-10所示，包括电路功能设计、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。 图1-10 FPGA开发的一般流程 1.电路功能设计 在系统设计之前，首先要进行的是方案论证、系统设计和FPGA芯片选择等准备工作。系统工程师根据任务要求，如系统的指标和复杂度，对工作速度和芯片本身的各种资源、成本等方面进行权衡，选择合理的设计方案和合适的器件类型。一般都采用自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接使用EDA元件库为止。 2.设计输入 设计输入是将所设计的系统或电路以开发软件要求的某种形式表示出来，并输入给EDA工具的过程。常用的方法为硬件描述语言(HDL)和原理图输入方法等。原理图输入方式是一种最直接的描述方式，在可编程芯片发展的早期应用比较广泛，它将所需的器件从元件库中调出来，画成原理图。这种方法虽然直观且易于仿真，但效率很低，不易维护，不利于模块构造和重用。其更主要的缺点是可移植性差，当芯片升级后，所有的原理图都需要做一定的改动。目前，在实际开发中应用最广的就是HDL语言输入法，利用文本描述设计

3 月，跳不动了？>>> 1. FPGA概述 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点 2. FPGA芯片结构 FPGA芯片主要由三部分组成，分别是IOE（input output element，输入输出单元）、LAB（logic array block，逻辑阵列块，对于Xilinx称之为可配置逻辑块CLB）和Interconnect（内部连接线）。 2.1 IOE IOE是芯片与外部电路的物理接口，主要完成不同电气特性下输入/输出信号的驱动与匹配要求，比如从基本的LVTTL/LVCMOS接口到PCI/LVDS/RSDS甚至各种各样的差分接口，从5V兼容到3.3V/2.5V/1.8V/1.5V的电平接口，下面是ALTERA公司的Cyclone IV EP4CE115F29设备的IOE结构 EP4CE115F29设备的IOE结构图 FPGA的IOE按组分类，每组都能够独立地支持不同的I/O标准，通过软件的灵活配置，可匹配不同的电器标准与IO物理特性，而且可以调整驱动电流的大小，可以改变上/下拉电阻，Cyclone

不得不说的设计经验 如果设计的电路系统中包含FPGA器件，则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。（FPGA中某些特殊的管脚是不能用作普通IO的） 4层板从上到下依次为：信号平面层、地、电源、信号平面层；6层板从上到下依次为：信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板（优点是：防干扰辐射），优先选择内电层走线，走不开选择平面层，禁止从地或电源层走线（原因：会分割电源层，产生寄生效应）。 多电源系统的布线：如FPGA+DSP系统做6层板，一般至少会有3.3V+1.2V+1.8V+5V。 3.3V一般是主电源，直接铺电源层，通过过孔很容易布通全局电源网络。 5V一般可能是电源输入，只需要在一小块区域内铺铜。且尽量粗（你问我该多粗——能多粗就多粗，越粗越好） 1.2V和1.8V是内核电源（如果直接采用线连的方式会在面临BGA器件时遇到很大困难），布局时尽量将1.2V与1.8V分开，并让1.2V或1.8V内相连的元件布局在紧凑的区域，使用铜皮的方式连接，如下图： 总之，因为电源网络遍布整个PCB，如果采用走线的方式会很复杂而且会绕很远，使用铺铜皮的方法是一种很好的选择！ 相邻层之间走线采用交叉方式：既可减少并行导线之间的电磁干扰（高中学的哦），又方便走线（参考资料1）。如下图为某PCB中相邻两层的走线，大致是一横一竖。 模拟数字要隔离