时钟信号

现在市场上主流的时钟服务器价格一般从几百到几千，甚至有的高达十几万元，大多数客户都不清楚其中的缘由，只是觉得同样的校时功能，价格怎么差别这么大，其实功能是不一样的，具体的价格要根据时间服务器能够接收的外部参考源，内部时钟源，输出授时信号种类，授时信号路数，授时精度等因素决定。 就网络授时的话，分两大种，一种NTP授时，一种PTP授时 NTP概述：　 NTP协议是一种网络对时协议。NTP的作用是把电脑、网络摄像头，NVR，服务器的时间同步到某一个标准时间。目前采用的时间标准是世界协调时UTC时间，而咱中国常用的则是标准的北京时间，NTP协议一般给电脑、网络摄像头，NVR，服务器等设备进行授时，达到时间统一效果。市场上常见的是NTP网络时间服务器。 PTP概述： PTP对时协议是市场上很少用到的一种主从同步系统,对时间信息进行网络编码，利用网络的对称性和延时测量技术，实现主从时间的同步。需要实现这样的功能则需要主时钟和从时钟搭配使用。PTP时钟设备常用在军队，研究所，高校等科研单位。 NTP与PTP使用区别： 1、授时精度不同：NTP是ms量级，PTP是ns量级； 2、硬件组成不同：NTP系统一般由NTP时间服务器和客户端设备组成，客户端（电脑、网络摄像头，NVR，服务器等设备）一般可以接收NTP协议。而PTP一般由主时间服务器和从时间服务器以及客户端组成

本文主要结合JJF 1206-2008频率标准与数字时钟的远程校准规范，对频率标准与数字时钟的远程校准进行了简单的说明，其方法适用于原子频标，石英晶体频标的频率偏差（频率准确度）及日漂移率和精密数字时钟的时间偏差及速率的远程校准。 在传统的检测中，频标和时钟的校准方法是在同一实验室环境内，被校源与参考源直接进行比对，从而得到较小的测量结果的不确定度，并能有效的快速校准频标和时钟的所有计量特性。 SYN4104型数字同步时钟 然而随着我国精密时钟频率源在特殊场合应用的特殊性，其不能搬到有关部门进行直接校准，如陆地导航台，通讯站，电话局等所用的频标和时钟都是连续地运行；此外，有些大型的氢原子频标搬运较困难，对于这些频标和时钟可以进行远程校准。 对于这种远程校准频率标准与数字时钟的校准方法，目前普遍可采用的方法是卫星共视法。所谓共视就是两个不同位置的观测者，在同一时刻观测同一颗卫星同一信号中的同一标志实现时间同步的方法。根据比对需求，利用卫星所播发秒脉冲信号或其他固定频率时钟脉冲信号进行时差比对，得到本地钟与卫星所播发1PPS秒信号或其他固定速率时钟脉冲信号时差，然后再按照卫星共视数据处理格式进行处理，得到两地的钟差。 SYN4104型数字同步时钟 对于远程校准频率标准与数字时钟的共视校准方法以导航卫星发播的时间信号作为媒介，被校准源与参考源同时测量各自与媒介的时间差

总线有三种：内部总线、系统总线和外部总线。内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连；外部总线则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。 除了总线外，还有一些接口，他们是多种总线的集合体，或者说来者不拒。 SPI SPI（Serial Peripheral Interface): MOTOROLA公司提出的同步串行总线方式。高速同步串行口。3~4线接口，收发独立、可同步进行。 因硬件功能强大而被广泛应用。在单片机组成的智能仪器和测控系统。如果对速度要求不高，采用SPI总线模式十个不错的选择。他可以节省I/O端口，提高外设的数目和系统性能。标准SPI总线由四根线组成：串行时钟线（SCK）、主机输入/从机输出线（MISO）、主机输出/从机输入线（MOSI）和片选信号（CS）。有的SPI接口芯片带有中断信号线或没有MOSI。 SPI总线由三条信号线组成：串行时钟（SCLK）、串行数据输出（SDO)、串行数据输入（SDI）。SPI总线可以实现多个SPI设备互相连接。提供SPI串行时钟的SPI设备为SPI主机或者主设备间可以实现全双工通信，当有多个从设备时，还可以增加一条从设备选择线。如果用通用IO口模拟SPI总线，必须要有一个输出口

Gstreamer说明 一 Gstreamer简介 是一个框架，灵活轻便。 第一部分基本没有难度，只要能看懂英文。从我目前接触的感觉上看，Gstreamer确实简化了动态 库的加载，模块与模块间的合作。 但是Gstreamer用得还是有点不太习惯，可能是 GLIB这种风格没有适应。 gstreamer整个分为： l core：核心库 l 基础插件：一些很基础的插件 l 好插件：编写质量较好的遵循LGPL协议的插件 l 坏插件：有待改进的插件 l 其他库 1.1 核 心库 核心库是不了解任何媒体信息的，它只是一个框架，将所有单元联系起来。 单元是gstreamer里的核心概念。 二 基础知识 2.1 单元 Element是构成管道的组件， 每个element实际就是一个插件，在gst中得到组装成一个pipe，数据从源单元流向目的单元，完成整个流程。单元间是可以链接起来的（必须得链接起来以组 成pipe）。 2.2 Pad pad是一个单元的输入输出端口， 通过pad， 才能将两个单元链接到一起。对输入来说，pad就是一个插口，对输出来说pad就是一个塞子。pad有自己的规格，所以不同规格的pad就限制了数据的规格。只有规格相符的pad才能链接到一起。 l 规格协商的过程叫caps negotiation l 数据类型叫GstCaps 2.3 盒子和管道 盒子Bin是一组单元的集合

时钟对于FPGA就像我们的心脏，时刻控制着“跳动”的频率以及“血液”的流速；时钟域好比通过心脏的血液血型，不同血型的血液会产生排斥作用。在设计中建议时钟越少越好，好比于人有两个甚至更多的心脏，其内脏工作将会多么混乱。但是某些情况下多时钟又不可避免，比如从FPGA外部输入的数据，其自带有个随路时钟，数据终归要在FPGA内部时钟域下处理，这来自外部的“血液”如何处理才能与内部的“血液”融合呢？配对及转换工作则是必不可少的，这就引入本节的主题：跨时钟域处理（Clock Domain Crossing）： 跨时钟域处理需要两方面的工作：1. 设计者处理；2. FPGA工具（Vivado）处理。 1. 设计者处理 首先讲解一下如果不进行跨时钟域处理，会出现什么问题呢？如图1所示路径，QA属于CLKA时钟域的数据输出，另一个时钟CLKB去捕获节点REG A的输出QA，假定CLKA与CLKB是异步时钟，它们之间的相位并不固定，因此捕获过程中可能会出现建立冲突（setup violation）和保持冲突（hold violation），如图2所示，左右分别为发生建立冲突和保持冲突的情况。 图1 图2 当冲突出现时（我感觉整个人都不好了），会发生什么事情呢？在发生建立冲突或者保持冲突，捕获节点（REG B）会处于一个不定的状态，正常的状态是高电平或者低电平，而此时的状态停留在高电平和低电平的中间

整体布局 1、高速、中速、低速电路要分开； 2、强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件； 3、模拟、数字、电源、保护电路要分开； 4 、多层板设计，有单独的电源和地平面； 5、对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源。 接口与保护 1、一般电源防雷保护器件的顺序是：压敏电阻、保险丝、抑制二极管、EMI 滤波器、 电感或者共模电感，对于原理图缺失上面任意器件顺延布局； 2、一般对接口信号的保护器件的顺序是：ESD(TVS 管)、隔离变压器、共模电感、电容、 电阻，对于原理图缺失上面任意器件顺延布局； 3、严格按照原理图的顺序（要有判断原理图是否正确的能力）进行“一字型”布局； 4 、电平变换芯片（如RS232）是否靠近连接器(如串口)放置 5、易受ESD 干扰的器件，如 NMOS、CMOS 器件等，是否已尽量远离易受 ESD 干扰的 区域（如单板的边缘区域）。 时钟 1、晶体、晶振和时钟分配器与相关的IC 器件要尽量靠近； 2、时钟电路的滤波器(尽量采用“∏”型滤波)要靠近时钟电路的电源输入管脚； 3、晶振和时钟分配器的输出是否串接一个22 欧姆的电阻； 4 、时钟分配器没用的输出管脚是否通过电阻接地； 5、晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件； 6、晶振距离板边和接口器件是否大于1inch；

综合各个库，和约束 综合过程包括， synopsis综合的工具叫dc_shell，直接在linux命令行输入dc_shell就可以运行综合工具了。在综合前要进行一大堆的综合设置，包括库的设定、时序约束、面积约束、RTL读入、网表输出等操作，都是需要在dc_shell这个命令窗口下一个个如如命令来完成。 当然也可以把命令写在一个文件中，通过调用 dc_shell -xg -t -x "set HDL_PATH ../rtl; .." -f ../dc_cmd | tee ../dc.log -x：要执行的命令，这里吧HDL_PATH设置为../rtl -f：设置放置命令的文本文件，即dc_cmd，里边包括了所有综合需要设置的参数 tee:用于输出综合log进入shell后可以通过man xxx来查看命令的含义，比如：man remove_generated_clock 1、库的设定 Library （1）GTECH Library: 　　GTECH是synopsys通用工艺库，是Design Compiler(DC)自带的，是独立于厂商工艺。该库中包含的元件仅代表一定的逻辑功能而不带有任何工艺参数，与工艺无关。综合的时首先将HDL代码Translate到GTECH库，然后综合（compile）时再映射（Map）到工艺库。例如，我们在代码中写 “assgin a ＝ b&c”，那么读入

一：stm32时钟树介绍 　　时钟对于单片机来说是非常重要的， 它为单片机工作提供一个稳定的机器周期从而使系统能够正常运行。 时钟系统犹如人的心脏， 一旦有问题整个系统就崩溃。 我们知道 STM32 属于高级单片机， 其内部有很多的外设， 但不是所有外设都使用同一时钟频率工作， 比如内部看门狗和 RTC， 它只需 30 几 KHz 的时钟频率即可工作， 所以内部时钟源就有多种选择。 在前面章节的介绍中， 我们知道 STM32系统复位后首先进入 SystemInit 函数进行时钟的设置， 将 STM32F1 系统时钟设置为 72MHz（我们开发板上使用的 STM32F103ZET6 最大可达到 72M（超频除外） ），然后进入主函数。 那么这个系统时钟大小如何得来， 其他外设的时钟又如何划分，这些问题都可以通过一张时钟树图找到答案， 只要理解好时钟树， STM32 一切时钟的来龙去脉就会非常清楚。 下面就来了解下时钟树， 如图所示， 我们把时钟树拆分逐个介绍。 　　在 STM32 时钟系统中， 有 5 个重要的时钟源， 分别是 LSI、 LSE、 HSI、 HSE、PLL。 按照时钟频率分可分为高速时钟源和低速时钟源， 在这 5 个中 HSI， HSE 以及 PLL 属于高速时钟， LSI 和 LSE 属于低速时钟。 按照时钟来源可分为外部时钟源和内部时钟源， 外部时钟源就是在

vxworks开发基础 小狼@http://blog.csdn.net/xiaolangyangyang vxworks开发总体框架 一、RTP开发 RTP应用开发入口： usrAppInit.c -> usrAppInit() 二、wind kernel配置/驱动开发 wind kernel配置头文件： prjComps.h、configAll.h、config.h、prjParams.h wind kernel配置也可以在开发环境中使用可视化界面配置 vxworks添加组件的一般步骤： 选择适当的目录 -> 根据读取顺序为CDF文件取名 -> 组件命名 -> 描述与代码相关的内容 -> 设定组件初始化入口 -> 建立初始化顺序 -> 链接帮助文件 -> 定义依赖关系 -> 定义从属关系 三、BSP开发 vxworks bsp移植一般步骤（参照相似BSP包修改）： 修改内存尺寸定义 -> 修改Cache驱动 -> 修改中断控制器程序 -> 修改时钟控制器程序 -> 修改串口程序 -> 添加网络设备驱动 -> 修改人机接口 -> 为其他硬件增加驱动程序 主要在sysLib.c中需要用户实现以下系统调用： 1. sysClkConnect() 为系统时钟中断挂接服务程序 2. sysClkDisable() 关闭系统时钟中断 3. sysClkEnable() 打开系统时钟中断 4.

一：stm32 GPIO介绍 1. GPIO概念 　　GPIO（general purpose intput output） 是通用输入输出端口的简称， 可以通过软件来控制其输入和输出。 STM32 芯片的 GPIO 引脚与外部设备连接起来，从而实现与外部通讯、 控制以及数据采集的功能。 不过 GPIO 最简单的应用还属点亮 LED 灯了， 只需通过软件控制 GPIO 输出高低电平即可。 当然 GPIO 还可以作为输入控制， 比如在引脚上接入一个按键， 通过电平的高低判断按键是否按下。 　　那么是不是所有引脚都是 GPIO 呢？ 当然不是， STM32 引脚可以分为这么几大类： 　　（1） 电源引脚： 引脚图中的 VDD、 VSS、 VREF+、 VREF-、 VSSA、 VDDA 等都属于电源引脚。 　　（2） 晶振引脚： 引脚图中的 PC14、 PC15 和 OSC_IN、 OSC_OUT 都属于晶振引脚， 不过它们还可以作为普通引脚使用。 　　（3） 复位引脚： 引脚图中的 NRST 属于复位引脚， 不做其他功能使用。 　　（4） 下载引脚： 引脚图中的 PA13、 PA14、 PA15、 PB3 和 PB4 属于 JTAG 或SW 下载引脚。 不过它们还可以作为普通引脚或者特殊功能使用， 具体的功能可以查看芯片数据手册， 里面都会有附加功能说明。 当然， STM32