触发器

1、监控项 Item 参数文档 https://www.zabbix.com/documentation/3.0/manual/config/items/itemtypes/zabbix_agent 1.查看与测试item （1）查看所有的 item [root@linux-node1 ~]# zabbix_agentd -p （2）查看 system.cpu.util[,idle] 文档参数查看 间隔时间 1h （3）测试item [root@linux-node1 ~]# zabbix_get -s linux-node2.example.com -k agent.ping 1 [root@linux-node1 ~]# zabbix_get -s linux-node2.example.com -k system.hostname linux-node2.example.com [root@linux-node1 ~]# zabbix_get -s linux-node2.example.com -k system.cpu.switches 362173 [root@linux-node1 ~]# zabbix_get -s linux-node2.example.com -k system.cpu.util[,idle] 99.800067 2.添加自定义的item

​ 此文选自Google大神Tyler Akidau的另一篇文章：Streaming 102: The world beyond batch ​ 欢迎回来！如果您错过了我以前的帖子， Streaming-大数据的未来 ，强烈建议您先花时间阅读那篇文章。 简要回顾一下，上一篇我们介绍了Streaming，批量与流式计算，正确性与推理时间的工具，数据处理模式，事件事件与处理时间，窗口化。 在这篇文章中，我想进一步关注上次的数据处理模式，但更详细。 ​ 这里会用到一些 Google Cloud Dataflow 的代码片段，这是谷歌的一个框架，类似于Spark Streaming或Storm 。 这里还有再说三个概念： Watermarks：水印是关于事件时间的输入完整性的概念。如果到某一个时间的水印，应该是已经获取到了小于该时间的所有数据。在处理无界数据时，水印就作为处理进度的标准。 Triggers: 触发器是一种机制，用于声明窗口何时应该输出，触发器可灵活选择何时应发出输出。我们可以随着时间的推移不断改进结果，也可以处理那些比水印晚到达的数据，改进结果。 Accumulation: 累积模式指定在同一窗口中观察到的多个结果之间的关系。这些结果可能是完全脱节的，即随着时间的推移表示独立的增量，或者它们之间可能存在重叠。 四个新的问题： what？ where？ when？ How？

图形 概述 随着大量的监控数据被采集到Zabbix中，如果用户可以以可视化的表现形式来查看发生了什么事情，那么和仅仅只有数字的表现形式比起来则更加轻松。 以下是进行图形设置的地方。图形可以一目了然地掌握数据的流向并关联问题，发现某件事情开始，或在某件事情可能变成问题事件时进行报告。 Zabbix为用户提供了如下几种图形： 监控项数据的内置简单图形simple graphs; 可能创建更发杂的自定义图形custmomised graphs; 在最新数据中，可以利用特定图形ad-hoc graphs快速访问几个监控项的数据比较 1 简单图形 Overview Zabbix提供了简单图形，用来可视化显示监控项采集到的数据。 对于用户而言，并不需要进行配置就可以查看简单图形。这是由Zabbix免费提供的。 通过 Monitoring → Latest data 点击各自监控项的图形链接，就可以展示图形。 时间段选择器 注意图形上方的时间段选择器。它允许你可以轻松选择所需的时间段。 时间段选择器中的滑动快可以来回拖动，以及缩放，使之更有效地改变展示的时间段。左侧的链接允许选择一些常用的预定义时间段（在滑动区域的上方），并点击时间段的链接来回移动（滑动区域的下方）。通过右侧的时间链接，点击可以弹出日历设置特定的开始/结束时间。 在右下角的 fixed/dynamic 链接具有以下效果:

概述 在上一篇博客《 分布式系统监视zabbix讲解一技术流ken 》中已经详细讲解了如何安装zabbix,本篇博客将详细讲解如何使用zabbix监控另外一台主机，并实现email报警通知机制。 首先我们需要创建一个需要被监控的主机，并设置相应的监控项。当监控项收集了数据后，触发器会根据异常状态触发报警。根据一些报警机制，它也会通知我们一些重要的事件，而不需要我们直接在Zabbix前端进行查看。 这就是通知（Notifications）的功能。E-mail是最常用的异常通知发送方式。我们将会学习如何配置e-mail通知。 新建主机 概要 Zabbix中的主机（Host）是一个你想要监控的网络实体（物理的，或者虚拟的）。Zabbix中，对于主机的定义非常灵活。它可以时一台物理服务器，一个网络交换机，一个虚拟机或者一些应用。 增加主机 Zabbix中，可以通过 配置（Configuration） → 主机（Hosts） 菜单，查看已配置的主机信息。默认已有一个名为’Zabbix server’的预先定义好的主机。但我们需要学习如何添加另一个。 点击 创建主机（Create host） 以添加新的主机，这将向我们显示一张主机配置表格。 至少需要填写下列字段： 主机名称（Host name） 输入一个主机名称，可以使用字母数字、空格、点”.“、中划线”-“、下划线”_“。 组

（1）DELETE语句执行删除的过程是每次从表中删除一行，并且同时将该行的删除操作作为事务记录在日志中保存以便进行进行回滚操作。 TRUNCATE TABLE 则一次性地从表中删除所有的数据并不把单独的删除操作记录记入日志保存，删除行是不能恢复的。并且在删除的过程中不会激活与表有关的删除触发器。执行速度快。 （2）表和索引所占空间。 当表被TRUNCATE 后，这个表和索引所占用的空间会恢复到初始大小， DELETE操作不会减少表或索引所占用的空间。 drop语句将表所占用的空间全释放掉。 （3）执行速度一般而言，drop > truncate > delete （4）应用范围。 TRUNCATE 只能对TABLE； DELETE可以是table和view （5）TRUNCATE 和DELETE只删除数据， DROP则删除整个表（结构和数据）。 （6）truncate与不带where的delete ：只删除数据，而不删除表的结构（定义）drop语句将删除表的结构被依赖的约束（constrain),触发器（trigger)索引（index);依赖于该表的存储过程/函数将被保留，但其状态会变为：invalid。 （7）delete语句为DML（data maintain Language),这个操作会被放到 rollback segment中,事务提交后才生效。如果有相应的

http://hi.baidu.com/hieda/blog/item/c996d9cc5d1a8c1400e92877.html 施密特触发器( Schmitt Trigger )，简单的说就是 具有滞后特性的数字传输门 。 （一）施密特触发器结构举例 （二）施密特触发器具体分析 （三）施密特触发器电路用途 （四）施密特触发器 相关部分总结 （五）附：用555定时器构成施密特触发器 用555定时器构成多谐振荡器 Sometimes an input signal to a digital circuit doesn't directly fit the description of a digital signal. For various reasons it may have slow rise and/or fall times, or may have acquired some noise that could be sensed by further circuitry. It may even be an analog signal whose frequency we want to measure. All of these conditions, and many others, require a specialized circuit that will

http://hi.baidu.com/hieda/blog/item/17544029a34a52fd98250a6b.html 什么是竞争冒险？请看： 组合逻辑电路中竞争冒险的分析 1 引言 现场可编程门阵列(FPGA)在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块，来实现一定的逻辑功能。 FPGA可以替代其他PLD或者各种中小规模数字逻辑芯片在数字系统中广泛应用，也是实现具有不同逻辑功能ASIC的有效办法。FPGA是进行原型设计最理想的载体，原型机的最初框架和实现通过PFGA来验证，可以降低成本、缩短开发周期。利用FPGA的可重配置功能，可以在使用过程中，在不改变所设计的设备的硬件电路情况下，改变设备的功能。但和所有的数字电路一样，FPGA电路中也存在毛刺问题。它的出现会影响电路工作的可靠性、稳定性，严重时会导致整个数字系统的误动作和逻辑紊乱。在此详细论述了解决此问题的多种方法。 2 FPGA的功能和结构特点 2.1 FPGA的功能 FPGA的功能由逻辑结构的配置数据决定，在工作时，这些配置数据存放在片内的SRAM或者熔丝图上。使用SRAM的FPGA器件，在工作前需要从芯片外部加载配置数据，这些配置数据可以存放在片外的EPROM或其他存储体上，人们可以控制加载过程，在现场修改器件的逻辑功能。 图1 实际逻辑电路 图2 LUT的实现方式 2.2

http://hi.baidu.com/hieda/blog/item/5e59b2fc08de6bfefc037f04.html 　　无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。 1. 全局时钟 2. 门控时钟 3. 多级逻辑时钟 4. 行波时钟 5. 多时钟系统 1．全局时钟 对于一个设计项目来说，全局时钟(或同步时钟)是最简单和最可预测的时钟。在PLD/FPGA设计中最好的时钟方案是：由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。PLD/FPGA都具有专门的全局时钟引脚，它直接连到器件中的每一个寄存器。这种全局时钟提供器件中最短的时钟到输出的延时。 图1 示出全局时钟的实例。图1 定时波形示出触发器的数据输入D[1..3]应遵守 建立时间和保持时间 的约束条件。建立和保持时间的数值在PLD数据手册中给出，也可用软件的定时分析器计算出来。如果在应用中不能满足建立和保持时间的要求

http://www.cnblogs.com/qiweiwang/archive/2010/10/23/1859546.html 　　这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了技术方面1/3的要求，另外的2/3是什么，我就说不清楚了。又有人发了竞争冒险毛刺的问题，不过，对于采用同步设计方法的系统，这些问题一般不会遇到。下面就谈谈我对这些问题的看法，要是你觉得看这些东西觉得类似一堆狗屎，那么恭喜你，你面试成功的机会增加了1/3；要是你你觉得阿，什么样的牛人拉了一堆牛屎，那么不好意思，还是再去补补课把。这里推荐一本《数字设计——原理和实践》(John F.Wakerly)的书，仔细看一遍吧。 　　同步时钟设计 　　简单说就是一个系统中（或系统中的一部分）都采用同一个时钟触发。系统中的(D)触发器全部都连接到一个时钟，而且只控制触发器的同步端（输入，同步置位，同步复位）。这样的系统是相对于异步系统而言的，异步系统并不是不同的触发器时钟端连接到不同的时钟信号的系统（一般的这样叫做跨时钟系统，是相对几个较小的同步系统的组合），而是更本没有了时钟的概念，依靠和触发器构造一样的反馈电路组成。相对于异步系统，同步系统更好设计（异步设计则象一个魔术

http://hi.baidu.com/hieda/blog/item/e8f8752465afb337c895593c.html 异步FIFO 结构及FPGA 设计 吴自信,张嗣忠. 单片机及嵌入式系统应用,2000 摘要 ：首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。 1、异步FIFO介绍 在现代的集成电路芯片中,随着设计规模的不断扩大,一个系统中往往含有数个时钟。多时钟域带来的一个问题就是,如何设计异步时钟之间的接口电路。异步 FIFO（First In First Out）是解决这个问题一种简便、快捷的解决方案。使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据。在网络接口、图像处理等方面, 异步FIFO得到了广泛的应用。 异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本文介绍解决这一问题的一种方法。 由图1可以看出：整个系统分为两个完全独立的时钟域——读时钟域和写时间域;FIFO的存储介质为一块双端口RAM,可以同时进行读写操作。在写时钟域部分