360 DV是针对FPGA设计进行功能验证的解决方案。它结合了功能齐全的高性能形式化分析和独特的断言覆盖率评估，消除质量断言生成过程中的猜测，有效提高现有设计和验证流程的生产率。本次更新将为设计团队带来哪些全新体验？
一、DV inspect 功能更新
● 读写竞争检查
说明：如下图所示，仿真结果和上板结果不一致，这是在不同进程中读出和写入信号导致的综合和仿真不匹配问题，现在，OneSpin新增了检查这类问题的功能，确保仿真结果与综合后的实际情况一致。
● 负转换检查
说明：自动标记不被预期的设计行为
● 死锁/活锁检查
说明：如果DUT进入不再运行的状态（自动挂起），则在检查结果中标记
● 新增Lint检查项
♢ 混合极值复位
♢ 混合同步/异步复位
♢ 混合(非)阻塞赋值
♢ 无用的状态机位
♢ 无法综合的延迟
♢ 重复的case标签
♢ 多重驱动
♢ 非常量异步重置值
二、调试功能更新
● 第二个波形光标的修改
说明：在波形界面计算事件次数很繁琐，而且容易出错。现第二个光标处会自动显示所选信号的事件计数，且可以放在下一个/前一个事件
● 全新的故障视图
说明：在调试过程中，有害的故障数量较少，为了使故障在波形调试界面中，更明显，更易于分析，波形界面会高亮故障发生处，并提供简单的说明。
三、代码语言更新
● 新增支持静态SystemVerilog类，在使用带有静态方法的类的共享函数/类型时更为灵活，如下图，可直接使用通用的前导零计数器
四、DV Apps更新
● IEEE-754 2019添加了新的最大/最小函数，而RISC-V标准中禁止了IEEE-754中的一些可选元素，现在，FPU app的RISC-V配置可无缝集成到RISC-V的FPU验证中
● 寄存器检查中支持检查信号名
说明：确保RTL信号名符合IP-XACT规范
● Connectivity APPs中支持自定义命名
● 简化覆盖率检查的报告
说明：覆盖状态简化为D(detected), N(undetected), O(open)，使结果更为明确
原始覆盖率界面
新版覆盖率界面
来源：oschina
链接：https://my.oschina.net/watertek/blog/3192473