FPGA学习中的小知识点与感悟

       1.verilog语言中操作数使用补码的形式处理数据，reg型数据可以赋正值，也可以赋负值。但当一个reg型数据是一个表达式中的操作数时，它的值被当作是无符号值，即正值，记得注意转换。

       2.verilog语言算数运算中**代表指数运算，eg:2**M代表2^M 。

       3."按位异或"运算符^，"按位同或"运算符^~ 。

       4.可以用触发器打拍子，一方面实现信号同步，以后好处理，一方面对于亚稳态的有效减少。

       5.之前数据结构学的知识不止可以用在软件语言上，这些逻辑结构是客观存在的，算法是客观存在的。不管是硬件语言还是软件语言，只要能设计合适的存储结构即可，比如C++中对于队列思想的实现，可以用数组，也可用链表，同样，在硬件中可以用一个寄存器组来实现FIFO队列。

       6.为了实现信号的高速处理，尽量把大任务分解成小任务，利用乒乓操作，流水线设计，串并行转换等（本质上是速度面积的互换）。

 

 

                                                                                                                                                                                                                           

        

 

来源：https://www.cnblogs.com/IC-lin/p/12263108.html