pcb

Allegro是常用的三大PCB设计软件之一，本文继续与大家分享一些Allegro的实用小技巧。 1、Allegro PCB库文件路径设置 库文件路径设置Setup-->User Preferences-->弹出设置界面-->需要设置四个路径-->点击对应的Value按钮-->弹出路径设置界面如图2； 图1 点击新建菜单，选择库文件所在路径： D:\Allegro_lib\Allegro_lib_temp：为已有PCB文件导出的库文件存放。 D:\Allegro_lib\Allegro_footprint：为标准库文件。 图2 图3 2、Allegro PCB文件导出的库文件 File-->Export-->Library-->弹出设置界面-->设置导出文件存储路路径-->点击Export按钮。 图4 3、 Allegro PCB不使用 原理图向PCB中导入封装 有时需要评估布局及结构尺寸，需要摆放一些元器件。PlaceManually..-->选择Package symbols-->Selection filters中输入封装编码-->点击text-->导入封装前打钩-->光标移到PCB工作区，单击完成添加。 图5 3、Allegro PCB 同时移动多个不同位置元器件 PCB布局中有时会遇到同时移动多个位于不同位置的元器件。 （1）先选择移动操作（或快捷键）--

众所周知，Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。（文未有福利） Cadence allegro 16.x 版本已经拥有3D view，虽然比较简单，但是总之还不错，近年以来Cadence公司在不断的加强 PCB Editor三维的显示能力，可以帮助PCB工程师更直观进行PCB设计 。终于，17.2版本的到来，迎来了Cadence Allegro 3D设计的新纪元，其3D效果丝毫不弱于AD软件的3D View。 一、准备：allegro17.2 ，3D模型库 二、设置及显示 1、 首先要对使用环境进行设置 1） env文件设置。路径在：CadenceSPB_16.6sharepcbte xtenv，打开，查看是否有设置set step_unsupported_prototype 1，如果没有，就在文件中加上。 2） Step模型路径设置。如下图示： 2、 设置PCB中的 元器件 与3D模型匹配 1）进入匹配界面。如下图示： 2）匹配设置 分别在上图示位置选择需要显示3d效果的器件进行匹配，对各参数进行设置以达到理想效果。设置好后点击Save进行保存

一、udp.c实现的函数 1、void udp_input (struct pbuf *p, struct netif *inp) 说明：处理接收到的udp数据包。 参数：p数据包缓存区；inp网络接口。 2、err_t udp_send （struct udp_pcb *pcb, struct pbuf *p) 说明：发送udp包。这个函数直接调用udp_sendto()函数。 参数：pcb协议控制块；p数据包发送缓存区。 返回：ERR_OK发送成功；ERR_MEM发送溢出；ERR_RTE不能发送到指定ip；其它表示发送失败。 3、err_t udp_sendto (struct udp_pcb *pcb, struct pbuf *p, struct ip_addr *dst_ip, u16_t dst_port) 说明：发送udp包到指定ip地址。 参数：pcb协议控制块；p数据包发送缓存区；dst_ip目的ip地址；dst_port目的端口号。 4、err_t udp_sendto_if (struct udp_pcb *pcb, struct pbuf *p, struct ip_addr *dst_ip, u16_t dst_port, struct netif *netif) 说明：按照指定的网络接口和ip地址发送udp包。 参数：pcb协议控制块；p数据包发送缓存区

分立元件封装尺寸 inch mm (L)mm (w)mm (t)mm (a)mm (b)mm 0201 0603 0.6±0.05 0.30±0.05 0.23±0.05 0.10±0.05 0.60±0.05 0402 1005 1.00±0.10 0.50±0.10 0.30±0.10 0.20±0.10 0.25±0.10 0603 1608 1.60±0.15 0.80±0.15 0.40±0.10 0.30±0.20 0.30±0.20 0805 2012 2.00±0.20 1.25±0.15 0.50±0.10 0.40±0.20 0.40±0.20 1206 3216 3.20±0.20 1.60±0.20 0.55±0.10 0.50±0.20 0.50±0.20 1210 3225 3.20±0.20 2.50±0.20 0.55±0.10 0.50±0.20 0.50±0.20 1812 4832 4.80±0.20 3.20±0.20 0.55±0.10 0.50±0.20 0.50±0.20 2010 5025 5.00±0.20 2.50±0.20 0.55±0.10 0.60±0.20 0.60±0.20 2512 6432 6.40±0.20 3.20±0.20 0.55±0.10 0.60±0.20 0.60±0.20 --------------

3 月，跳不动了？>>> 1、什么是FANOUT布线？ FANOUT布线：延伸焊盘式布线。 为了保证SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则，因此用fanout布线，从SMD器件的焊盘向外延伸一小段布线，再放置VIA，起到在焊盘上打孔的作用。在LAYOUT PLUS 中，用AUTO/Fanout/Board，实现fanout布线。先要设置好FANOUT的参数。在自动布线前要对PCB上各SMD器件先FANOUT布线。 2、现在顶层图上有四个模块，选中任一模块后，按右键选Descend Hierarchy后可进入子图，现在子图已画好，如何在顶层中自动生成PORT？ 而不用自己一个一个往上加PORT？（子图中已给一些管脚放置了PORT） 阶层式电路图的模块PIN脚要自己放置。选中模块后用place pin快捷菜单。自动应该不可能。 3、只是想把板框不带任何一层，单独输出gerber文件。该咋整？ 发现在layout 自带的模板中，有一些关于板框和尺寸的定义，都是在notes层。所以你也可以在设定板框时，尝试单独将obstacle type 设定为board outline，将obstacle layer设定为 notes，当然要在layers对话框里添加上notes层，再单独输出notes层gerber文件 　4、层次原理图，选中，右键，Descend Hierarchy

PCB生产资料导出 1.1 概述 生产资料是板厂需要的生产加工文件，也可以直接将绘制完成的 PCB 文件发至板厂加工，但是存在加 工后效果和设计理想效果有差异以及保密问题，不建议将 PCB 直接发至板厂加工，生产一般包含以下几项 1.1.1 PCB 板厂所需要的文件 板厂加工所需要的文件一般称为 Gerber 文件，也称为菲林文件（CAM），包含以下几种文件 1） 线路层文件(Top+Bottom+内层) 线路层就是指有铜箔的层，指的就是铜箔 2 层板为：Top+Bottom 多层板为：Top+Bottom+内层 2） 阻焊层文件(Solder Mask Top & Solder Mask Bottom) 阻焊层就是阻止焊接的意思，就是 PCB 上的那层油漆，只有 2 层，有油漆的地方是不导电的 3） 丝印层文件(Silkscreen Top & Silkscreen Bottom) 就是板子上的字符以及图案，一般为白色油墨，只有 2 层 4） 钻孔层文件(Dnll Drawing) 包含了 2 个文件，一个为钻孔图，另一个为钻孔表文件（孔坐标） 5） 助焊层文件(Paste Mask) 助焊层是 SMD 元器件的引脚焊盘图，助焊层文件是用来加工钢网使用的，目前很多 PCB 板厂支持加 工钢网业务。 想要获取嵌入式，单片机，硬件，PCB资料可以+扣3041299862 来源：

PCB Layout作为硬件设计中的一个环节，也是很重要的一个环节；在硬件电路设计合理的情况下，他其实是影响性能的一个绝对重要的指标。现在很多的PCB Layout工程师都是按照硬件工程师或者PI SI工程师给出的约束规则来完成布局布线的，这些也就是俗称的 “拉线工”。他们重复而机械的完成一块块PCB设计，一段时间设计后，他们中的一些或许已经有了这样的一些经验：哪些要做等长，哪些要走粗、哪些要平行，保证合适的线距等等。 但是，他们凭的是所谓的经验，也就是知其然不知其所以然。我觉得，要想在这样一个竞争激烈的社会生存，然后有所突破的话，就必须要拓宽自己的知识面。也就是PCB Layout 工程师不能让别人把自己当做“拉线工”来看待。那首先，你要具备一定的电路理解能力（当然像硬件工程师那样的设计能力不是必要的，如果能，那最好）；其次，需要具备SI/PI工程师做PI/SI分析的能力（当然需要有射频仿真的能力也不是必须的，如果能，那最好）。具备这些知识以后，你不但具备设计一款好的PCB能力，也有和硬件、SI/PI工程师理论的资本，甚至可以从PCB设计上给出他们电路设计的建议。 废话不多说，从一些PCB设计中总结的一些原则，希望高手能够指正勘误。 一、关于布局 1.布局，字面上的解释，就是将电路元件合理的放置。那怎么样的放置是合理的，一个简单的原则就是模块化划分清晰，也就是说有一定电路基础的人

PCB层叠的认识 随着高速电路的不断涌现，PCB的复杂度也越来越高，为了避免电气因素的干扰，信号层和电源层必须分离，所以就牵涉到多层PCB的设计。在设计多层PCB之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层、6层，还是更多层数的电路板。这就是设计多层板的一个简单概念。 确定层数之后，再确定内电层的放置位置及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB的EMC性能的一个重要因素，一个好的层叠设计方案将会大大减小电磁干扰（EMI）及串扰的影响。 板的层数不是越多越好，也不是越少越好，确定多层PCB的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。对生产厂家来说，层叠结构对称与否是PCB制造时需要关注的焦点。所以，层数的选择需要考虑各方面的需求，以达到最佳的平衡。 对有经验的设计人员来说，在完成元件的预布局后，会对PCB的布线瓶颈处进行重点分析，再综合有特殊布线要求的信号线（如差分线、敏感信号线等）的数量和种类来确定信号层的层数，然后根据电源的种类、隔离和抗干扰的要求来确定内电层的层数。这样，整个电路板的层数就基本确定了。 来源： 51CTO 作者： qq59a65ffb52e85 链接： https://blog.51cto

双面板PCB铜箔（覆铜）厚度约为35um（1.4mil）,也有一种规格50um的不常见，多层板表层一般为35um，内层17.5um，铜箔厚度也有用ＯＺ（盎司）表示的。 １ＯＺ指的是１OZ的铜均匀的覆盖在1平方英尺的面积上铜的厚度，也就是大约1.4mil. 1OZ=28.35g 1平方英尺=0.0929平方米 1mil=0.0254mm 黄铜密度：8.5*10^3kg/m³=8500g/m³ 有一个电流密度经验值，1.5-2.5A/mm²，把它乘上截面积就得到通流容量，每毫米线宽可以流过1A电流。 来源： CSDN 作者： ┌_清晨陽光． 链接： https://blog.csdn.net/weixin_42614664/article/details/104672522

好久没用AD画电路板了，这次电子实训让画个PCB板，借着这个机会写了一篇新手教程。 此教程所用的电路图是自动循迹小车，虽然元件比较简单，但是感觉还是很厉害的，一块看一下吧。 此教程仅适用于没有基础的同学 一、概述 Altium Designer 的功能非常强大，主要用来： 理图设计、 印刷电路板设计、 FPGA的开发、嵌入式开发、3D PCB设计。这里我们主要用来绘制PCB. 二、软件的下载与安装 我用的是AD14.1.5，安装教程可以自己百度，上面的安装版本非常多，安装教程也挺多的。不会的可以参考下面的链接： Altium Designer 安装教程 Altium Designer 官网 三、绘制原理图 安装好软件后就可以开始绘制原理图了，各种版本的操作基本类似，这里以AD14.1.5为例。我们要以循迹小车为例，电路如下 我们先来分析一下，传感器1和传感器2同时影响着IC1A和IC1B的同相输入端和反向电压输入端的电压。当传感器1对着黑线时传感器2正好不对着黑线，所以D1的光被黑线吸收反射不到RG1，所以RG1的阻值增大，而D2的光能反射到RG2使RG2的阻值减小。这样使得IC1A的同相输入端的电压升高而反向输入端的电压降低，所以IC1A输出高电平使Q1截止，电机M1不转。IC1B则输出低电平使 Q2导通，电机M2转。所以小车必然转向，结果传感器1离开了黑线，M1开转，小车前行