门电路

一、上节回顾 上一讲，我们看到了如何通过电路，在计算机硬件层面设计最基本的单元，门电脑，我给你看的门电路非常简单，只能做简单的“与（AND）”“或（OR）”“NOT（非）”和“异或（XOR）”， 这样最基本的单比特逻辑运算。下面这些门电路的标你需要非常熟悉，后续的电路都是由这些门电路组合起来的。 这些基本的门电路，是我们计算机硬件端的最基本的“积木”，就好像了高积木里面最简答的小方块，看似不起眼但把他们组合起来满最终可以搭出一个星际大战里面千年年隼这样的大玩意儿。 我们今天包含十亿级别晶体管的现代 CPU,都是由这样一个一个的门电路组合而成的。 二、异或们和半加器 1、2个8位整数的加法 1、2排8个开关加法得到结果 2、需要1排8位的开关 2、其实加法器就是像一个办法把三排开关电路连起来 3、我们人在计算加法的时候一般会怎么操作 4、为什么我们需要异或？ 其实异或就是一个最简单的整数加法，所需要使用的基本电路 5、进位 那这个就对应一个与门，也就是有且只有在加数和被加数都是1的时候，我们的进位才是1 6、半加器 所以、通过一个异或们计算机出个位，通过一个与或门计算出是否仅为，我们就通过电脑算出了一位数的加法、 于是、我们把两个门电路打包，给它取一个名字，就叫做半加器 7、半加器的电路演示 三、全加器 1、半加器存在的问题 1、解决了什么问题？ 2、存在什么问题？ 2

　 　CMOS电路因其在在功耗、抗干扰能力方面具有不可替代的优势，以及在设计及制造方面具有简单易集成的优点而得到广泛应用。如今，在大规模、超大规模集成电路特别是数字电路中早已普遍采用CMOS工艺来来进行设计与制造。 一、 CMOS 门电路设计规则 　 　 静态的 CMOS 电路的设计有着一定的规则，而正是这些规则使得其电路的设计变得非常简单。如图所示， COMS 电路中最主要的部分是上拉网络 PUN(Pull Up Net) 和下拉网络 PDN(Pull Down Net) ，这两个网络内部结构是对称互补的，或者说是对偶的。所谓的对称互补，即是指下拉网络中全是 NMOS ，而上拉网络中全是 PMOS ，两者数量相同；并且，下拉网络中组成“与”逻辑的 MOS 管，在上拉网络中对应的为“或”逻辑，在下拉网络中组成“或”逻辑的 MOS 管，在上拉网络中对应的为“与”逻辑。由于互补，上拉网络与下拉网络不会同时导通。 　 　由于结构是互补对称的，CMOS电路的功能可以由下拉网络或者上拉网络单独来确定。对于下拉网络，先根据各个NMOS的串并联关系列出表达式，最后整体取反一下（取反是因为下拉网络为真时输出是低电平0）；对于上拉网络，先将各个输入取反，再根据各个PMOS的串并联关系写出表达式。其中，串联为与，并联为或。 　　设计的过程则刚好反过来，先根据功能确定逻辑表达式

现代计算机的CPU和其它很多功能部件都是基于晶体管的集成电路，想要了解计算机组成的基本原理，还是需要有一些集成电路的基本知识。就让我们从最简单的门电路的实现开始吧！ 晶体管是构成现代集成电路的基本元件。通常使用的是MOS晶体管，MOS是金属氧化物半导体的缩写。而MOS晶体管又主要有两种类型： 一种我们称为N型MOS管，也简称为NMOS，上图就是NMOS的符号表示。它对外有三个连接：一个是源，一个漏，一个是门。那么只看这个符号是非常抽象的，我们还是来打个比方说明吧！MOS晶体管其工作原理其实很像这个水龙头，电路中的电流就好比水管中的水流，水流的来源也就是源，而水流出的地方就称为漏，控制水流的开关就是门。如果把门打开，水流就会从源流到漏，也就相当于晶体管导通，电流可以从源到漏。对于NMOS来说，其导通的条件是gate端连接了高电平，而当gate端连接低电平时这个晶体管是不导通的。 与NMOS相对还有另一种类型叫做PMOS，它和NMOS的区别就在于当gate端连接低电平时这个晶体管导通，而连接高电平时这个晶体管不导通。这就好比我们有两种类型的水龙头，一种是把这个把手向上拉才会出水，另一种是将这个把手向下压才会出水。用这两种功能相对应的晶体管就构成了互补型的MOS集成电路，也简称为CMOS。那我们就来看一看如何用晶体管构建逻辑门。 最简单的一种逻辑就是取非。那么首先来看非门

基本定义： 用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。 单开关电路与互补开关电路： 单开关电路的主要缺点是功耗比较大。当S导通使V0为低电平时，电源电压全部加在电阻R上，消耗在R上的功率为V DD 2 /R。为了克服这个缺点，将单开关中的电阻R用开关代替，一边导通时另一边开关打开，电阻很大，功耗减小。 TTL与MOS： CMOS门电路： 　　MOS--金属氧化物半导体场效应管，C--互补 　　CMOS门电路 上拉并为与，串为或 。 CMOS三态门：高阻态--PMOS、NMOS同时截止 来源： https://www.cnblogs.com/xzp-006/p/11552569.html

http://hi.baidu.com/hieda/blog/item/a4e2f826a8295c138b82a142.html 1. 什么是竞争冒险？ 2. 竞争冒险产生的原因？ 3. 如何判断有竞争冒险？ 4. 如何消除竞争冒险？ =============================================================================== 1. 什么是竞争冒险？ 信号在通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,成为“ 竞争 ”；往往导致出现一些不正确的尖峰信号，这些尖峰信号称为" 毛刺 "。 如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在“ 冒险 ”。冒险是由变量的竞争引起的。冒险又分为逻辑冒险和功能冒险。 简言之：在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争，竞争产生冒险。 2. 竞争冒险产生的原因？ （1）根本原因： 延迟 （2）详细分析： 竞争冒险的产生受到四个要素的制约，即：时间延迟、过渡时间、逻辑关系和延迟信号相位。 [1]时间延迟