接地系统

工业、科学和医疗射频（ISM-RF）产品的无数应用案例表明，这些产品的印制板（PCB）布局很容易出现各种缺陷。人们时常发现相同IC安装到两块不同电路板上，所表现的性能指标会有显著差异。工作条件、谐波辐射、抗干扰能力，以及启动时间等等诸多因素的变化，都能说明电路板布局在一款成功设计中的重要性。 本文罗列了各种不同的设计疏忽，探讨了每种失误导致电路故障的原因，并给出了如何避免这些设计缺陷的建议。本文以FR-4电介质、厚度0.0625in的双层PCB为例，电路板底层接地。工作频率介于315MHz到915MHz之间的不同频段，Tx和Rx功率介于-120dBm至+13dBm之间。表1列出了一些可能出现的PCB布局问题、原因及其影响。 表1. 典型的PCB布局问题和影响 其中大多数问题源于少数几个常见原因，我们将对此逐一讨论。 电感方向 当两个电感（甚至是两条PCB走线）彼此靠近时，将会产生互感。第一个电路中的电流所产生的磁场会对第二个电路中的电流产生激励（图1）。这一过程与变压器初级、次级线圈之间的相互影响类似。当两个电流通过磁场相互作用时，所产生的电压由互感LM决定： 式中，YB是向电路B注入的误差电压，IA是在电路A作用的电流1。LM对电路间距、电感环路面积（即磁通量）以及环路方向非常敏感。因此，紧凑的电路布局和降低耦合之间的最佳平衡是正确排列所有电感的方向。 图1.

高速模拟信号链设计中PCB的布局布线在不同的“攻城狮”眼中，考虑的选项也不尽相同；但无论什么情况下，设计者都应该尽量消除“最佳做法”的误差，而不是去计较布局布线的细节。作为一名优秀的设计师，哪些技巧是必要掌握的呢？ 从裸露焊盘说起 一般的设计师在设计时常常可能会忽视裸露焊盘(EPAD)，但它对充分发挥信号链的性能以及器件充分散热却是非常重要的。 ADI公司称裸露焊盘为引脚0，它是目前大多数器件下方的焊盘。同时它也是一个重要的连接——芯片的所有内部接地都是通过它才能连接到器件下方的中心点。不知大家是否发现一个有趣的现象：目前许多转换器和放大器中都缺少接地引脚，原因就在于裸露焊盘。关键是要将此引脚妥善固定(即焊接)至PCB，实现牢靠的电气和热连接。 如果此连接不牢固，就会发生混乱；换言之，这样的设计可能无效。 实现最佳连接 那们接下来，又该如何通过裸露焊盘实现最佳电气和热连接呢？主要有三个步骤—— 首先，为了“与所有接地和接地层形成密集的热连接，从而达到快速散热”的目的，应该在可能的情况下 尽量在各PCB层上复制裸露焊盘 。此步骤与高功耗器件及具有高通道数的应用相关。 在电气方面，这将为所有接地层提供良好的等电位连接；甚至还可以在底层复制裸露焊盘(见图1)，可以用作去耦散热接地点和安装底侧散热器的地方。 其次，将裸露焊盘分割成如同棋盘一样的多个相同部分

电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC就围绕这些问题进行研究。最基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断干扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度，但已延伸到其他学科领域。 在印制电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰，问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路拾取噪声等，那么在进行EMC测试时具体有哪些规范需要我们注意？ 在高速逻辑电路里，这类问题特别脆弱，原因有很多： 1、电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁； 2、信号频率较高，通过寄生电容耦合到步线较有效，串扰发生更容易； 3、信号回路尺寸与时钟频率及其谐波的波长相比拟，辐射更加显著。 4、引起信号线路反射的阻抗不匹配问题。 一、总体概念及考虑 1、五一五规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板。 2、不同电源平面不能重叠。 3、公共阻抗耦合问题。 VN1＝I2ZG为电源I2流经地平面阻抗ZG而在1号电路感应的噪声电压。 由于地平面电流可能由多个源产生，感应噪声可能高过模电的灵敏度或数电的抗扰度。 解决办法 ： ①模拟与数字电路应有各自的回路，最后单点接地； ②电源线与回线越宽越好； ③缩短印制线长度； ④电源分配系统去耦。 4

JTAG - Joint Test Action Group JTAG(Joint Test Action Group)联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容） Test Access Port and Boundary-Scan Architecture 主要用于芯片内部测试 及对系统进行仿真、调试。 现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。 通常所说的JTAG大致分两类， 一类用于测试芯片的电气特性，检测芯片是否有问题； 一类用于Debug；一般支持JTAG的CPU内都包含了这两个模块。 一个含有JTAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部寄存器和挂在CPU总线上的设备 标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 ARM系统的JTAG接口 接口是一个20脚的IDC插座。下表给出了具体的信号说明 序号 信号名 方向 说 明 1 Vref Input 接口电平参考电压，通常可直接接电源 2 Vsupply Input 电源 3 nTRST Output (可选项) JTAG复位。在目标端应加适当的上拉电阻以防止误触发。 4 GND -- 接地 5 TDI Output Test Data In from Dragon

电磁兼容性或电磁兼容（EMC）是在电学中研究意外电磁能量的产生、传播和接收，以及这种能量所引起的有害影响。目标是在相同环境下，涉及电磁现象的不同设备都能够正常运转，而且不对此环境中的任何设备产生难以忍受的电磁干扰之能力。下面分几部分详细介绍。 第一部分 电磁骚扰的耦合机理 1、基本概念 电磁骚扰传播或耦合，通常分为两大类：即传导骚扰传播和辐射骚扰传播。通 过导体传播的电磁骚扰，叫传导骚扰；通过空间传播的电磁骚扰，叫辐射骚扰。 上图传染病的模型非常近似： 2、 电磁骚扰的常用单位 骚扰的单位通用分贝来表示，分贝的原始定义为两个功率的比： 通常用 dBm 表示功率的单位，dBm 即是功率相对于 1mW 的值： 通过以下的推导可知电压由分贝表示为（注意有一个前提条件为 R1=R2)： 通常用 dBuV 表示电压的大小，dBuV 即是电压相对于 1uV 的值。 对于辐射骚扰通常用电磁场的大小来度量，其单位是 V/m。通常用的单位是dBuV/m。 3、传导干扰 a、共阻抗耦合 由两个回路经公共阻抗耦合而产生，干扰量是电流 i，或变化的电流 di/dt。 当两个电路的地电流流过一个公共阻抗时，就发生了公共阻抗耦合。我们在放大器中，级与级之间的一种耦合方式是“阻容”耦合方式，这就是一种利用公共阻抗进行信号耦合的应用。在这里，上一级的输出与下一级的输入共用一个阻抗。 由于地线就是信号的回流线

【推荐】2019 Java 开发者跳槽指南.pdf(吐血整理) >>> 针对EMC整改中常用的问题进行、探讨，力图抛砖引玉进行讨论。 首先，要根据实际情况对产品进行诊断，分析其干扰源所在及其相互干扰的途径和方式。再根据分析结果，有针对性的进行整改。 一般来说主要的整改方法有如下几种： 1、减弱干扰源、在找到干扰源的基础上，可对干扰源进行允许范围内的减弱，减弱源的方法一般有如下方法： 1)、在IC的Vcc和GND之间加去耦电容，该电容的容量在0。01μF枣0。1μF之间，安装时注意电容器的引线，使它越短越好。 2)、在保证灵敏度和信噪比的情况下加衰减器。如VCD、DVD视盘机中的晶振，它对电磁兼容性影响较为严重，减少其幅度就是可行的方法之一，但其不是唯一的解决方法。 3)、还有一个间接的方法就是使信号线远离干扰源。 2、电线电缆的分类整理、在电子设备中，线间耦合是一种重要的途径，也是造成干扰的重要原因，因为频率的因素，可大体分为高频耦合与低频耦合。因耦合方式不同，其整改方法也是不同的，下边分别讨论： 1)低频耦合、低频耦合是指导线长度等于或小于1/16波长的情况，低频耦合又可分为电场和磁场耦合，电场耦合的物理模型是电容耦合，因此整改的主要目的是减小分布耦合电容或减小耦合量，可采用如下的方法： a、增大电路间距是减小分布电容的最有效的方法。 b、追加高导电性屏蔽罩

【推荐】2019 Java 开发者跳槽指南.pdf(吐血整理) >>> 电磁干扰的产生与传输 电磁干扰传输有两种方式：一种是传导传输方式，另一种则是辐射传输方式。传导传输是在干扰源和敏感设备之间有完整的电路连接，干扰信号沿着连接电路传递到接收器而发生电磁干扰现象。 辐射传输是干扰信号通过介质以电磁波的形式向外传播的干扰形式。常见的辐射耦合有三种：1）一个天线发射的电磁波被另一个天线意外地接收，称为天线对天线的耦合；2）空间电磁场经导线感应而耦合，称为场对线的耦合。3）两根平等导线之间的高频信号相互感应而形成的耦合，称为线对线的感应耦合。 电磁干扰的产生机理 从被干扰的敏感设备角度来说，干扰耦合又可分为传导耦合和辐射耦合两类。 ● 传导耦合模型 传导耦合按其原理可分为电阻性耦合、电容性耦合和电感性耦合三种基本耦合方式。 ● 辐射耦合模型 辐射耦合是干扰耦合的另一种方式，除了从干扰源发出的有意辐射外，还有大量的无意辐射。同时，PCB板上的走线无论是电源线、信号线、时钟线、数据线或者控制线等，都能起到天线的效果，即可辐射出干扰波，又可起到接收作用。 电磁干扰控制技术 ①传输通道抑制 ● 滤波：在设计和选用滤波器时应注意频率特性、耐压性能、额定电流、阻抗特性、屏蔽和可靠性。滤波器的安装正确与否对其插入损耗特性影响很大，只有安装位置恰当，安装方法正确，才能对干扰起到预期的滤波作用

【推荐】2019 Java 开发者跳槽指南.pdf(吐血整理) >>> 对于一个电子工程师来说，在单片机的电路设计中电磁干扰不仅关系了单片机在控制在中的能力和准确度，还关系到企业在行业中的竞争。对电磁干扰的设计本文主要从硬件和软件方面进行设计处理，下面就是从单片机的PCB设计到软件处理方面来介绍对电磁兼容性的处理。 一、影响EMC的因数 1．电压 电源电压越高，意味着电压振幅越大，发射就更多，而低电源电压影响敏感度。 2．频率 高频产生更多的发射，周期性信号产生更多的发射。在高频单片机系统中，当器件开关时产生电流尖峰信号；在模拟系统中，当负载电流变化时产生电流尖峰信号。 3．接地 在所有EMC题目中，主要题目是不适当的接地引起的。有三种信号接地方法：单点、多点和混合。在频率低于1MHz时，可采用单点接地方法，但不适宜高频；在高频应用中，最好采用多点接地。混合接地是低频用单点接地，而高频用多点接地的方法。地线布局是关键，高频数字电路和低电平模拟电路的接地电路尽不能混合。 4．PCB设计 适当的印刷电路板（PCB）布线对防止EMI是至关重要的。 5．电源往耦 当器件开关时，在电源线上会产生瞬态电流，必须衰减和滤掉这些瞬态电流。来自高di/dt源的瞬态电流导致地和线迹“发射”电压，高di/dt产生大范围的高频电流，激励部件和线缆辐射。流经导线的电流变化和电感会导致压降

　　 电源地 主要是针对电源回路电流所走的路径而言的，一般来说 电源地 流过的电流较大，而 信号地 主要是针对两块芯片或者模块之间的通信信号的回流所流过的路径，一般来说 信号地 流过的电流很小，其实两者都是GND，之所以分开来说，是想让大家明白在布PCB板时要清楚地了解电源及信号回流各自所流过的路径，然后在布板时考虑如何避免电源及信号共用回流路径，如果共用的话，有可能会导致 电源地 上大的电流会在 信号地 上产生一个电压差(可以解释为：导线是有阻抗的，只是很小的阻值，但如果所流过的电流较大时，也会在此导线上产生电位差，这也叫共阻抗干扰)，使信号地的真实电位高于0V，如果信号地的电位较大时，有可能会使信号本来是高电平的，但却误判为低电平。 本文引用地址： http://www.eepw.com.cn/article/201611/340655.htm 　　一、不同接地 　　当然电源地本来就很不干净，这样做也避免由于干扰使信号误判。所以将两者地在布线时稍微注意一下，就可以。一般来说即使在一起也不会产生大的问题，因为数字电路的门限较高。除了正确进行接地设计、安装,还要正确进行各种不同信号的接地处理。控制系统中，大致有以下几种地线： 　　1、数字地 　　数字地：也叫逻辑地，是各种开关量(数字量)信号的零电位。 　　2模拟地 　　模拟地：是各种模拟量信号的零电位。 　　3、信号地 　　信号地

一般在我们的AD系统里面,都有非常明确的模拟电源/模拟地;数字电源数字地,这些的处理相对比较重要.通常的系统中== 1,我们常用10~20欧姆电阻来做个模拟电源和数字电源的隔离,可以从下图中看出,当然,使用分组的隔离电源是最好的选择,但是成本相对较高 2,处理模拟地数字地时,最终使用1点接连的办法,这个连接点要选在PCB上的电荷平衡点,以防止出现电压差,这个需要PCB和模拟设计良好的基础及经验 3,使用PSRR高的LDO,尽量避免使用DCDC和纹波超过300UV的电源温压器件,当然,我们可以通过差分输入来减少来自电源的干扰 4,良好的屏蔽罩同样可以减少外部空间电磁辐射对AD系统的影响,诸如雷达,手机辐射,紫外线等 电源地主要是针对电源回路电流所走的路径而言的，一般来说电源地流过的电流较大，而信号地主要是针对两块芯片或者模块之间的通信信号的回流所流过的路径，一般来说信号地流过的电流很小，其实两者都是GND，之所以分开来说，是想让大家明白在布PCB板时要清楚地了解电源及信号回流各自所流过的路径，然后在布板时考虑如何避免电源及信号共用回流路径，如果共用的话，有可能会导致电源地上大的电流会在信号地上产生一个电压差（可以解释为：导线是有阻抗的，只是很小的阻值，但如果所流过的电流较大时，也会在此导线上产生电位差，这也叫共阻抗干扰），使信号地的真实电位高于0V，如果信号地的电位较大时