cmos

数字电平标准 TTL CMOS ECL LVDS CML...

只愿长相守 提交于 2019-11-28 02:37:49
http://hi.baidu.com/hieda/blog/item/4c53ed2b4c4dc7f9e6cd40fe.html 数字电平标准 [部分转帖] 下面总结一下各电平标准。和有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL :Transistor-Transistor Logic 三极管结构。 Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。 因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL : Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。 2.5V LVTTL : Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。 更低的LVTTL不常用就先不讲了

TTL与CMOS电平的区别

落爺英雄遲暮 提交于 2019-11-28 02:37:30
http://hi.baidu.com/hieda/blog/item/2fdeab4388b6a11072f05d28.html (一) TTL高电平3.6~5V,低电平0V~2.4V CMOS电平Vcc可达到12V CMOS电路输出高电平约为0.9Vcc,而输出低电平约为0.1Vcc。 CMOS电路不使用的输入端不能悬空,会造成逻辑混乱。 EDA中国门户网站 e q C9f Q TTL电路不使用的输入端悬空为高电平,另外,CMOS集成电路电源电压可以在较大范围内变化,因而对电源的要求不像TTL集成电路那样严格。 用TTL电平他们就可以兼容 (二) TTL电平是5V,CMOS电平一般是12V。 因为TTL电路电源电压是5V,CMOS电路电源电压一般是12V。 5V的电平不能触发CMOS电路,12V的电平会损坏TTL电路,因此不能互相兼容匹配。 (三) TTL电平标准 输出 L: <0.8V ; H:>2.4V。 输入 L: <1.2V ; H:>2.0V TTL器件输出低电平要小于0.8V,高电平要大于2.4V。输入,低于1.2V就认为是0,高于2.0就认为是1。 CMOS电平: 输出 L: <0.1*Vcc ; H:>0.9*Vcc。 输入 L: <0.3*Vcc ; H:>0.7*Vcc. 一般单片机、DSP、FPGA他们之间管教能否直接相连. 一般情况下,同电压的是可以的

Dell台式电脑开机必须按F1的问题

心不动则不痛 提交于 2019-11-27 09:24:44
一老式的Dell台式机,开机出现按F1继续按F2进cmos设置的提示,首先检查主板cmos电池供电是否正常,发现电池为3V,所以应该不是电池供电不足.但是重启后不会再次出现按F1的提示,如果彻底关闭并拔出电源后,故障会再次出现,可以推断是主板的cmos电池供电电路问题. 来源: CSDN 作者: jsship 链接: https://blog.csdn.net/jsship/article/details/7990614