allegro

不知道同学们做坏过 PCB 板没有？就是做出来的板子，是不能用的。我是有过的，印象中有两次。为什么同样的错误会多次出现呢？下面就来说下具体情况。 PCB 板做坏的过程 这两次大概是这样的，将生产文件发给板厂。回板之后，一看 PCB ，本来是插件 HDMI 座子， 通孔居然没有钻 ，直接废掉了。 出了问题，延误工期自然是一方面，还得找出这个 锅谁来背 吧？ 要么设设计有问题，生产文件导错了 要么就是板厂做错了 1 、先检查设计：查看 PCB 封装，座子确实是设计的通孔没有问题，再将生产文件导入到 CAM350 里面来检测一下，可以看到，是有孔的。 2 、打电话给板厂，询问他们为什么做出来的板子没有孔，得到的答复是他们自己做错了，然后免费重做。 至此，锅成功甩给了板厂。 然而，这种未打孔的事情后续又发生一次，以致于后续发板得提醒板厂检查座子的通孔。在很长一段时间内，我对这个问题都是迷糊的，为什么板厂会做错呢？而且大部分情况是没问题的，小部分情况做错了，他们应该是专业的，这种事情应该不会发生才对。 后来，我无意中发现了问题的所在。 生产文件的问题 我用的是 Allegro 软件 设计的 PCB ，在 PCB 板子里面有非圆形孔的时候，导出的 Gerber 的时候，钻孔文件 不仅要导出 .drl 文件，还要导出 .rou 文件 ，有槽型孔，或者是其它不规则孔，都是需要导出 rou 文件的。

硬件工程师是离不开原理图设计和PCBLayout的，为了设计出高效的PCB大家一定都有使用比较顺手的设计软件，下面一起来看一下常用的PCB设计软件。 01 Protel/DXP/Altium Desginer 之所以把这几款软件放在一起，是因为他们都属于同一家公司的。这几款软件在国内比较流行，简单易学，操作比较人性化，收获了不少的粉丝。该软件发展至今， 形成了完整的全方位电子设计系统，包含电路原理图绘制、模拟电路与数字电路混合信号仿真、多层印制电路板设计（包含印制电路板自动布线）、可编程逻辑器件设计、图表生成、电子表格生成、支持宏操作等功能，并具有Client/Server（客户/服务器）体系结构。 02 Cadence allegro Cadence allegro高速信号设计实际上的工业标准。PCB Layout功能非常强大。仿真方面也非常强大，自带仿真工具，可实现信号完整性仿真，电源完整性仿真。制作高速线路板方面绝对的霸主地位。据统计60%的电脑主板40%的手机主板都是Cadence画的，可见它的市场占有率有多高。 03 PADS PADS软件是MentorGraphics公司的电路原理图和PCB设计工具软件。目前该软件是国内从事电路设计的工程师和技术人员主要使用的电路设计软件之一，是PCB设计高端用户最常用的工具软件。PADS作为业界主流的PCB设计平台

原理图设计软件：会 ORCAD 就可以了，支持的Netlist超多，基本是业界标准。 PCB Layout 软件 1、 Protel ，现在推 Altium Designer。国内低端设计的主流，国外基本没人用。简单易学，适合初学者，容易上手；占用系统资源较多，对电脑配置要求较高。在国内使用protel的人还是有相当的市场的，毕竟中小公司硬件 电路 设计还是低端的居多，不过建议各位尽早接触学习别的功能更优秀的软件，不要总在低层次徘徊。 2、pads PADS 软件用的人也是相当的多，好用，易上手，个人感觉比Protel好不知多少倍。适合于中低端设计，堪称低端中的无冕之王。现在市场上使用范围最广的一款eda软件，适合大多数中小型企业的需求。其本身没有 仿真 ，做高速板时，要结合其他专用仿真工具，如hyperlynx。 3、 Cadence allegro高速板设计中实际上的工业标准。无论哪一方面都超牛。PCB Layout工具绝对一流，稍微熟悉一点后就不再想用其他工具了，布线超爽。仿真方面也是非常的牛，有自己的仿真工具，信号完整性仿真，电源完整性仿真都能做。在做pcb高速板方面牢牢占据着霸主地位。要知道这个世界上60%的电脑主板40%的手机主板可都是拿 Allegro 画的啊！ 4、 Mentor WG稍逊于CADENCE，但同样是顶级工具，针对的是高端电路设计，同样有自己的仿真工具

来源：华为心声社区 作者：凡人一个 还差3天在华为工作就满19年了。 进华为之前，已经工作过6年。前五年在一个军工研究所做民用产品，那个时候美国还没轰炸我们的大使馆，军工研究所都是半死不活，基本处于“他们假装发工资，我们假装干活”的状态。实在忍不下去，就跳槽到了一个小民企，凭借在研究所自学的FPGA技术混得还是不错的，一个月能有五六千收入。小公司基本上靠一款产品打天下，进公司一两个月就搞定了产品开发，后面基本过着早上9点上班，下午4点下班的生活。如此一年，觉得这样下去实在浪费青春，就有了再次跳槽的心思。 瞌睡就有人送枕头，一天上班，看到路边有一个华为招聘的牌子，你没看错，就是在路边。我按照牌子的指示到里面一看，人家告诉我已经转到另一家五星饭店了。面试我的是一位校友，简单问了几个FPGA相关的问题，我就算加入华为了。 被华为录用之后，家人和朋友都很高兴，那个时候华为的高薪已经很有名了。1999年4月20日，我正式到华为报到，当时办公室在证券大厦，当时看还是非常高大上的地方。报到后人力资源的MM给我的礼品是一张到深圳的飞机票，于是第二天我就飞到深圳培训。那时的培训地点不像现在的华为培训中心，很破落，名字好像叫做石岩湖xx培训中心。 培训内容现在一点也记不得了，唯一有点印象的是一次培训中讲师对比了华为和IBM的收入：80亿人民币vs 800亿美金。19年后IBM还是800亿美金

趁着学习Cadence的时间，写一篇关于元器件的原理图封装、PCB封装和3D封装制作的文章分享给大家。个人能用有限，有不足的地方，欢迎大家指出。我使用的是Cadence 16.6版本。这里以MP2359为例，先看技术手册，封装为SOT23-6，如下图所示。 一、焊盘制作 打开Pad Designer软件 因为我们做的是表贴焊盘，在Parametes选项卡中我们只修改Units为Millimeter，即单位修改为毫米。 选择Layers选项卡，勾选SIngle layer mode，表示我们使用的是表贴焊盘模式，选择BEGIN LAYER层，在Geometry中选择Rectangle焊盘，再根据手册输入Width 0.6mm和Height 1.2mm。在BEGIN LAYER层前单击鼠标右键，选择Copy，粘贴到SOLDERMASK_TOP层和PASTEMASK_TOP层，即阻焊层和钢网层。 由于阻焊层要求要比实际焊盘边距大0.1mm，所有我们还要修改阻焊层，选择SOLDERMASK_TOP层，修改Width 0.8mm和Height 1.4mm。 到这里我们焊盘制作完成，点击菜单栏File，选择Save as，命名s_rect_x0_6_y1_2.pad，我这里使用的规则s表示表贴，rect表示矩形，x为宽，y为高，点击保存即可。 注意命名除了数字、字母、下滑杠和中杆以外

原文地址https://blog.csdn.net/yyw_0429/article/details/82320409 好记性不如烂笔头，学过的知识就要记下来，否则没过多久就忘得一干二净，又要重新学习。最新使用Allegro的Orcad画了一块板子，并用Allegro设计PCB。为了避免忘记，在此记个笔记吧！ 本文使用的是Cadence 16.6，使用Orcad画原理图，导出网表在Allegro中画PCB。Allegro PCB封装设计要用的工具有Pad designer和PCB editor。 PCB封装是PCB设计的第一步，PCB封装设计错误，后果不堪设想，所以如果有现成的经过验证的封装，尽量用现成的，尤其是对新手来说。Allegro提供了可以从PCB图中提取封装的强大功能，所以在设计时如果有PCB图，可以直接提取封装。利用Allegro提取封装的方法如下： （１）首先利用PCB　Editor打开一个PCB图，点击File，再选择Export，选择Library，打开如下界面，默认全部输出，不用更改，选择一个输出路径后，点击Export，就成功将PCB图中的封装导出了。 如果没有现成的封装，那就只能自己设计了。Allegro的PCB封装设计和AD不同，将焊盘设计独立出来，使用Pad Designer设计焊盘，然后在PCB editor中调用设计好的焊盘，组成元件的封装

法国格勒诺布尔--(美国商业资讯)--视频半导体IP和视频兼容测试码流的领先提供商 Allegro DVT 今天宣布推出其 AL-D3x0 系列多格式8K60视频解码器IP。借助这一全系列多格式视频解码器IP内核，客户能够通过针对各种终端市场应用进行了优化的紧凑型实施，支持高达8K60及以上速率的视频解码。 随着视频应用从4K转向8K，业界需要具有功耗和成本效益的解码内核，以快速推出能够支持如此超高分辨率的新一代设备和解决方案。 凭借 AL-D3x0 系列产品，Allegro能够提供高度可配置的解码IP内核，支持各种可选的编解码器，例如JPEG、 H.264 、 HEVC 、 VP9 和 AV1 ，进而满足这一不断增长的需求。此外，Allegro DVT独特的可扩展架构方法在芯片尺寸和功耗之间取得了最佳平衡，将最终的8K解决方案的工作频率保持在合理水平，从而能以具有成本效益的主流工艺节点技术进行物理实施。 Allegro DVT 首席执行官Nouar Hamze评论道：“ D3x0 系列动态视频解码器IP内核是工程和市场营销工作双管齐下的结晶，它融合了差异巨大的应用需求，为我们的最终客户带来了在功耗、性能和体积方面均属最优的解决方案。”他补充说：“Allegro架构的灵活性使我们能够满足多种格式对8K60解码的要求，并且可以扩展到8K以上的正在兴起的16K和120fps应用。”

HyperLynx® DDRx仿真验证专家套包DDRx 接口设计验证提供了强大的集成电气设计规则检查，信号完整性、串扰和时序分析于一体的验证平台，显著缩短PCB的设计和调试周期。 通过详尽的预设DDRx接口规则接口，用户可以迅速完成DDRx接口PCB设计质量评估。自动布线后仿真从提取PCB 设计数据中提取"布线后"电路拓扑，执行全面的全接口分析，在生产PCB样本之前，详细验证所有信号、信号组信号完整性和时序关系。 为方便大家更好地了解、使用HyperLynx® DDRx仿真验证功能， 即日起，截止至2020年9月30号，Mentor提供3种DDRx接口验证解决方案促销计划： DDR3 仿真验证专家套包 促销价：$15K 以一套PCB设计工具的价格，将获得一个完整DDR3 PCB设计验证平台。 HyperLynx® DDR3仿真验证专家套包DDR3 接口设计验证提供了强大的集成电气设计规则检查，信号完整性、串扰和时序分析，直流压降分析，板级热分析于一体的验证平台，显著缩短PCB的设计和调试周期。 • 预设完整DDR3接口PCB设计验证规则 • 分析电源平面分割等导致铜损耗造成的电压降 • 自动布线后 DDR3 接口信号完整性和时序验证 • 分析所有信号组和耦合关系的集成信号完整性， 串扰和系统级时序仿真分析 • 与Mentor Xpedition/ PADS紧密集成

CSS文本控制 文本基础设置 字体设置 　　 font-family 可定义多个字体，系统会以从左至右的顺序进行查找，如左侧字体不存在，就往右侧找。 　　 为什么要这么做呢？如果你只用了一种字体，而恰好人家电脑上没装，那么对不起了，他的显示肯定是有问题的。 < style > div { /* 多设置几种字体属性 font-family 文字家族，就是字体的意思 */ font-family : 'Segoe UI', Tahoma, Geneva, Verdana, sans-serif ; } </ style > 字体设置 自定义字体 　　 可以进行自定义字体，使用方式也非常简单。当自定义字体不存在时将通过 src 进行下载。注意导入字体后一定要使用 format 来说明字体的格式。 字体 格式 .otf opentype .woff woff .ttf truetype .eot Embedded-opentype 　　 不建议使用中文字体，因为文件太大且大部分是商业字体。 < style > /* 导入该字体，可以多指定几个地址 */ @font-face { font-family : "ALLEGRO" ; src : url("./ALLEGRO.TTF") format("truetype"), url("./ALLEGRO.TTF") format(