指令寄存器

程序编码 假设一个C程序，有两个文件p1.c和p2.c。我们用Unix命令行编译这些代码： linux> gcc -Og-o p p1.c p2.c 　　 命令gcc就是GCC编译器，这是Linux默认的编译器。编译选项-Og告诉编译器使用会生成符合原始C代码整体结构的机器代码的优化等级，使用较高级别的优化产生的代码会严重变形，以至于产生的机器代码和初始源代码之间的关系难以理解。 实际上，gcc命令调用了一整套程序，将源代码转换为可执行代码。首先，C预处理器扩展源代码，插入所有用#include命令指定的文件，并扩展所有用#define声明指定的宏。其次，编译器产生两个源文件的汇编代码，名字分别为p1.s和p2.s。接下来，汇编器会将汇编代码转换为二进制目标代码文件p1.o和p2.o。目标代码是机器代码的一种形式，它包含所有指令的二进制表示，但是还没填入全局值的地址。最后，链接器将两个目标代码文件与实现函数（如printf）的代码合并，并产生最终的可执行文件p（由-o p指定的）。 机器级代码 对机器级编程来说，其中两种抽象尤为重要。第一种是由指令集体系结构或指令集架构（Instruction Set Architecture，ISA）来定义机器级程序的格式和行为，它定义了处理器状态、指令的格式，以及每条指令对状态的影响。大多数ISA，包括x86-64

不以规矩．不能成方圆。--《孟子·离娄上》 说到指令集以及CPU架构体系，大家就会想到计算机专业课程里面的计算机体系结构的方面的内容。既然课程中已经有了的内容我就不想那么枯燥的去复述一遍，而是先看一个类的定义： //定义寄存器编号 typedef enum : int { Reg0, Reg1, Reg2, Reg3 } RegNum; //定义系统调用编号 typedef enum : int { Int3 //设备输出，将寄存器Reg0中的内容输出到屏幕 } Interrupt; //定义指令索引 typedef int Instruct; /** 虚拟CPU类，模拟CPU所提供的指令。 虚拟CPU由4个寄存器和运算部件组成。四个寄存器的编号分别定义在RegNum中；运算部件提供了赋值、加减、比较、跳转9个指令。 */ @interface VCPU : NSObject //将一个常量值赋值给编号为reg的寄存器中。 -(void)moveFromConst:(int)val toReg:(RegNum)reg; //将编号为reg1的寄存器中的值赋值给编号为reg2的寄存器中。 -(void)moveFromReg:(RegNum)reg1 toReg:(RegNum)reg2; //将编号为reg的寄存器中的值赋值给地址为addr的内存中。 -(void

一弹指六十刹那，一刹那九百生灭。 --《仁王经》 组件 计算机是一种数据处理设备，它由CPU和内存以及外部设备组成。CPU负责数据处理，内存负责存储，外部设备负责数据的输入和输出，它们之间通过总线连接在一起。CPU内部主要由控制器、运算器和寄存器组成。控制器负责指令的读取和调度，运算器负责指令的运算执行，寄存器负责数据的存储，它们之间通过CPU内的总线连接在一起。每个外部设备(例如：显示器、硬盘、键盘、鼠标、网卡等等)则是由外设控制器、I/O端口、和输入输出硬件组成。外设控制器负责设备的控制和操作，I/O端口负责数据的临时存储，输入输出硬件则负责具体的输入输出，它们间也通过外部设备内的总线连接在一起。 上面的计算机系统结构图中我们可以看出 硬件系统的这种组件化的设计思路总是贯彻到各个环节。在这套设计思想(冯.诺依曼体系架构)里面，总是有一部分负责控制、一部分负责执行、一部分则负责存储，它之间进行交互以及接口通信则总是通过总线来完成。这种设计思路一样的可以应用在我们的软件设计体系里面：组件和组件之间通信通过事件的方式来进行解耦处理，而一个组件内部同样也需要明确好各个部分的职责(一部分负责调度控制、一部分负责执行实现、一部分负责数据存储)。 缓存 一个完整的CPU系统里面有控制部件、运算部件还有寄存器部件。其中寄存器部件的作用就是进行数据的临时存储。既然有内存作为数据存储的场所

RiscV架构则定义了一些控制和状态寄存器(CSR),用于配置或记录一些运行的状态。CSR寄存器是处理器内核内部的寄存器，使用专有的12位地址编码空间，对一个hart，可以配置4k的CSR寄存器。 蜂鸟203支持以下的CSR寄存器： 类型 CSR地址 读写属性 名称 全称 riscv标准csr 0x001 MRW fflags 浮点累积异常(Floating accrued Exception) 0x002 MRW frm 浮点动态舍入模式(floating-point dynamic rounding mode) 0x003 MRW fcsr 浮点控制和状态寄存器(floating-point control and status register) 0x300 MRW mstatus 机器模式状态寄存器(machine status register) 0x301 MRW misa 机器模式指令集架构寄存器(machine ISA register) 0x304 MRW mie 机器模式中断使能寄存器(machine interrupt enable register) 0x305 MRW mtvec 机器模式异常入口基地址寄存器(machine trap-vector base-address register) 0x340 MRW mscratch 机器模式擦写寄存器