TMS

前言 TL2837x-EasyEVM是一款基于广州创龙SOM-TL2837x核心板所设计的高端单/双核浮点开发板，它为用户提供了SOM-TL2837x核心板的测试平台，用于快速评估SOM-TL2837x核心板的整体性能。 图 1 TL2837x-EasyEVM正面图 处理器 TI TMS320F2837x单/双核具有200MHz的高速处理能力，双核拥有多达12路的PWM输出。以下分别是TMS320F2837x单/双核CPU资源框图： 图 2 单核CPU资源框图 图 3双核CPU资源框图 NOR FLASH 核心板上采用多功能 NOR FLASH（512K x 16bit），硬件如下图： 图 4 SRAM 采用快速静态随机存储器SRAM（256K x 16bit），硬件如下图： 图 5 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4437746

处理器 基于 TI KeyStone C66x 多核定点 / 浮点 DSP TMS320C665x + Xilinx A rtix -7 FPGA处理器， TMS320C665x 主频为 1.0G/1.25GHz ，单核运算 能力 高达 40GMACS 和 20GFLOPS， FPGA XC7A100T 逻辑单元101K个，DSP Slice 240个 拥有多种工业接口资源， 其CPU功能框图： XADC 接口 开发板引出了 FPGA 内部 XADC 信号( CON13 )， 硬件及引脚定义如下图 ： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4283697

2.2 SYS/BIOS工程新建 SYS/BIOS是一个实时操作系统内核，本平台提供的SYS/BIOS例程均基于6.37.03.35版本，XDCTools使用3.25.06.96版本。 2.2.1新建 SYS/BIOS 平台 点击"File->New->Project"，在弹出的对话框中选择"RTSC->New RTSC Platform"，如下图所示： 2.点击Next，在弹出的对话框中设置平台包名字、路径，如下图所示： 备注：平台包文件存放路径"Platform Package Repository"不能含有非ASCII字符，请记住此路径，在下面SYS/BIOS工程新建步骤将用到。 3.点击Next，弹出如下界面： 在"Clock Speed(MHz)"处填写CPU的主频，根据具体情况或需要配置即可，这里以1000.0MHz为例。选上"Customize Memory"，增加内存段L2SRAM_IBL，MSMCSRAM、L2SRAM保留，右键点击内存段，点击"Insert Row"。 一般情况下，L1都作为缓存使用，所以这里删除L1DSRAM、L1PSRAM，右键内存段，点击"Delete Row"。 L2内存段参数设置如下，此处： Name Base Length Space Access MSMCSRAM 0x0c000000 0x00100000 code/data

由于要做个报告，就抽空把以前大学期间做过的一个小项目重温一遍，算是将以前的DSP开发做一个知识点的总结吧。如有问题欢迎批评指正。 硬件平台用的是TMS320C6657EVM。目的是实现使用笔记本电脑，手机，iPad等多功能小型设备的无线WIFI功能连接路由器，进而实现多种设备与DSP高速运算单元的互联。利用iphone手机自带的ios操作系统和其他硬件外设可以实现从多种途径灵活快速的采集，发送图像，以及实现数据的存储。 实现后的效果如上图所示，我所做的修改是将demo中的算法换成了图像复原算法。系统执行框架如下图所示： 采用了以DSP运算单元的网口模块作为与外界设备的主要数据传输通道，以外接的路由器作为网络平台实现DSP数字图像处理系统与多功能显示终端之间的图像数据和操作指令信息的快速传输。DSP板卡启动后会按照程序中预先的设置自动进入DHCP模式，与路由器连接，将网络信号发送出去。使用笔记本电脑，手机，iPad等多功能小型设备的无线WIFI功能连接路由器，进而实现多种设备与DSP高速运算单元的互联。 1，板卡启动后，会将静态或者是动态的IP地址配置到IP协议栈，然后打开HTTP服务器 2，板卡向CCS控制台打印IP地址 3，用户使用IP地址打开网络输入界面（如图所示） 4，用户打开本地BMP格式图像发送到应用 5，主线程接收到图像数据开始运行 6

CPU TI TMS320DM8168是一款高性能嵌入式32位工业级ARM Cortex-A8 + DSP C674x处理器。拥有多种工业接口资源，以下是DM8168 CPU资源框图： PCIe 接口 PCIE模式 典型对接设备 是否支持 RC(同源时钟) 连接网卡 支持 RC(非同源时钟) 连接DSP、FPGA 支持 EP(同源时钟) 连接PC 不支持 EP(非同源时钟) 连接嵌入式SOC 支持 开发板引出了PCIe Gen2接口，2通道，编码方案为8b/10b，总共64pin，主接口区42pin，单通道理论最高传输速率达5GBaud，总传输速率为5GBaud*8/10=8Gbit/s，其引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4329560

基于创龙C6657的开发板SYSBIOS_SRIO_Device01例程，鉴于只有一个开发板，所以主要是修改发送端的所要发送的目的的信息。该测试是Normal Mode， 需要配置成外部回环模式测试，需要使用数据线将开发板 SRIO RX 接口和 SRIO TX 接口连接起来进行。 来源： oschina 链接： https://my.oschina.net/u/4312329/blog/4308805

CPU TI TMS320DM8168是一款高性能嵌入式32位工业级ARM Cortex-A8 + DSP C674x处理器。拥有多种工业接口资源，以下是DM8168 CPU资源框图： HDMI 接口 开发板配有1个高清HDMI接口HDMI OUT，引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4314810

烧写多核多镜像文件 这里的GEL文件使用DSP_C6678_MultiCoreBoot.gel文件在光盘资料Images文件夹下。请提前安装好python 2.x以上版本，安装程序在文件夹"Demo\HostApp"下。 以下步骤实现将多核多镜像文件烧写到NAND FLASH，具体烧写步骤如下（部分类似烧写步骤参考上述小节，此处描述关键步骤，如需要烧写进NOR FLASH里面，可直接使用此GEL文件，用NorFlashWriter.out程序烧写即可）。 生成单个可烧写文件 在"Demo\HostApp\MultiCoreBoot\Image Create\Config"文件夹下用写字板打开deployment_C6678_bypass_prelink.json文件，修改对应多核镜像文件路径（存放在App目录下），然后保存关闭，如图所示: 返回上一级目录，以编辑方式打开Build.bat文件，修改C6000编译工具的路径和python的安装路径，保存关闭。再双击Build.bat文件，即可生成单个可烧写文件C6678-le.bin，保存在同级新生成的images文件夹下。 选用GEL文件 多核心IBL MAD启动镜像生成及使用已配置好.gel文件，在"Demo\HostApp\MultiCoreBoot\IBL Config"目录下的DSP_C6678_MultiCoreBoot

CPU处理器 TI TMS320C6678是一款 TI KeyStone C66x 多核定点/浮点 DSP 处理器 ，集成了 8个C66x核，每核心主频高达1.0/1.25GHz，支持高性能信号处理应用，拥有多种工业接口资源，以下是TMS320C66 78 CPU功能框图： NOR FLASH 核心板上采用工业级SPI NOR FLASH(1 28 Mbit)，硬件如下图： RAM RAM采用工业级低功耗DDR3L(1G/2GByte)，硬件如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4270739

CPU OMAP-L138、TMS320C6748、AM1808三款CPU管脚兼容，外设资源也一样。 TMS320C6748 TI TMS320C6748 是一款低功耗 浮点DSP 处理器。 支持 DSP的高数字信号处理性能和精简指令计算机（RISC）技术，采用一个高性能的456MHz TMS320C674x 32位处理器。以下是 TMS320C6748 CPU的资源框图： VGA视频输出接口 J8是VGA视频输出接口，分辨率可达1024*1024，使用的VGA视频芯片是芯海科技的CS7123，以下为VGA输出接口的引脚定义： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4270068