TMS

TL6678-EasyEVM是广州创龙基于SOM-TL 66 78核心板而研发的一款多核高性能DSP开发板。开发板采用核心板+底板方式，底板采用沉金无铅工艺的四层板设计， 尺寸为 200 mm* 106.65 mm， 它为用户提供了SOM-TL6678核心板的测试平台。 为了方便用户开发和参考使用，上面引出了各种常见的接口， 可以帮助用户快速评估SOM-TL6678核心板的整体性能。 广州创龙SOM-TL6678核心板采用TI 的 KeyStone C66x多核定点/浮点TMS3206678高性能DSP处理器 ， 采用 沉金无铅工艺的 12 层板设计，尺寸为 80 mm* 58 mm， 经过专业的PCB Layout保证信号的完整性 ， 和 经过严格的质量 管控，满足多种环境应用 。 PCIe接口 开发板引出了1个PCIe Gen2 x4接口( CON11 )，2通道，编码方案为8b/10b，总共64pin，主接口区42pin，单通道理论最高传输速率达5GBaud，即为5GBaud*8/10=4Gbit/s，硬件及引脚定义如下图： 拓展IO信号 EMIF16信号通过50pin、2.54mm间距简易牛角座引出(CON9)，硬件及引脚定义如下图： SPI、I2C、TIMER、GPIO等信号通过50pin、2.54mm间距简易牛角座引出(CON10 ) ，硬件及引脚定义如下图：

TL138 / 1808 / 6748F-EasyEVM是 广州创龙基于SOM-TL138/SOM-TL1808/SOM-TL6748F核心板开发的一款开发板。由于SOM-TL138/SOM-TL1808/SOM-TL6748核心板管脚兼容，所以此三个核心板共用同一个底板。 开发板采用核心板+底板的设计方式，尺寸为 16.5 cm * 1 1 cm，它主要帮助开发者快速评估 核心板 的性能。 核心板采用高密度 8 层板沉金无铅设计工艺，尺寸为 66 mm *38.6 mm ， 板载3路转换率很高的DC-DC核心电压转换电源芯片，实现了系统的低功耗指标，精密、原装进口的B2B连接器引出全部接口资源，以便开发者进行快捷的二次开发使用。 Micro SD卡 接口 开发板 带有2路SDIO接口，其中MMC / SD1被复用做LCD接口，另外一路MMC / SD0用作 Micro SD卡接口，板上接口为 E CON 2 ，该接口可以支持SDHC，也就是高速大容量 Micro SD卡。 拓展IO信号 CCON3是FPGA GPIO拓展接口， 引脚定义如下： CCON4 是 EMIF A 接口，通过EMIF A 可实现 开发板 与不同类 型 存储设备 的连 接， 例如多通道AD模块、多串口模块， 其引脚定义如下： CCON5是I2C/McBSP/PWM/GPIO等信号拓展接口

TL8168-Easy EVM是 广州创龙基于SOM-TL8168核心板研发的 一款 TI ARM Cortex-A8 + DSP C674x双核开发板， 采用核心板+底板 方式， 尺寸为 240 mm*1 24.5m m， 核心板采用工业级B2B连接器 ， 稳定、可靠、便捷，可以帮助客户 快速评估 核心板 性能。 SOM-TL8168 核心板采用高密度沉金无铅工艺 10 层板设计，尺寸为 86 mm* 60 mm，采用原装进口美国德州仪器 ARM Cortex-A8 + DSP C674x——TMS320DM8168处理器， 高性能视频处理能力。采用 耐高温、体积小、 精 度高的B2B连接器，引出了核心板的全部接口资源，帮助开发者快速进行二次开发 。 底板 B2B 连接器 开发板使用 底板 +核心板设计模式，通过5 个 8 0pin、0.5mm间距 、合 高 4.0mm 的B2B连接器 对接 ，其中 底板 CON 0D 和CON 0C为 母座，CON 0A 和CON 0B为 公座， CON0E是高速B2B连接器， 以下为 底板 各个B2B的引脚定义： RTC 座 芯片内部自带RTC时钟控制器， 通过 CR1220型RTC座引出接口， 电压值为3V ，其接口为 BT1。 引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u

TL138/1808/6748- EVM是 广州创龙基于SOM-TL138/1808/6748核心板开发的一款开发板。由于SOM-TL138/1808/6748核心板管脚兼容，所以此三个核心板共用同一个底板。 开发板采用核心板+底板的设计方式，尺寸为18cm*13cm，它主要帮助开发者快速评估 核心板 的性能。 核心板采用高密度6层板沉金无铅设计工艺，尺寸为55mm*33mm ， 板载3路转换率很高的DC-DC核心电压转换电源芯片，实现了系统的低功耗指标，精密、原装进口的B2B连接器引出全部接口资源，以便开发者进行快捷的二次开发使用。 底板 B2B连接器 开发板 底板上有4个50pin、0.5mm间距的B2B连接器，其中CON1和CON3是母座，CON2和CON4是公座，用于和核心板连接，以下为 底板 各个B2B的引脚定义： RTC座 由于芯片内部自带RTC时钟控制器，直接在底板装上电池即可使用，其接口为BT1， 电压值为3V。 引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/3168123

TL- A7 HSAD 是一款由广州创龙基于Xilinx Artix-7系列FPG A 自主研发的 高速数据采集卡， 可配套广州创龙TMS320C6655、TMS320C6657、TMS320C6678开发板使用。该采集卡包含1个双通道250MSPS*12Bit的高速高精度ADC及1路175MSPS*12bit高速高精度DAC，配备高性能的Xilinx Artix-7系列FPGA可进行高速数据转换和时序控制。 TL- A7 HSAD 高速数据采集卡 支持 PCI Express 2. 0标准，提供工业级高速数据传输PCIe x2接口，串行高速输入输出SRIO总线通过HDMI接口提供稳定、可靠的高速传输能力，为您的产品搭建提供极大的便利。 拓展IO 2个 欧式连接器 CON10和CON11引出GPIO等 拓展信号， 硬件及引脚定义如下图： SRIO 接口 SRIO 接口由SRIO RX和SRIO TX组成，以2个HDMI座形式引出，支持2路数据传输，最高传输速率为5GBaud，硬件及引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/3159379

TL138/1808/6748- EVM是 广州创龙基于SOM-TL138/1808/6748核心板开发的一款开发板。由于SOM-TL138/1808/6748核心板管脚兼容，所以此三个核心板共用同一个底板。 开发板采用核心板+底板的设计方式，尺寸为18cm*13cm，它主要帮助开发者快速评估 核心板 的性能。 核心板采用高密度6层板沉金无铅设计工艺，尺寸为55mm*33mm ， 板载3路转换率很高的DC-DC核心电压转换电源芯片，实现了系统的低功耗指标，精密、原装进口的B2B连接器引出全部接口资源，以便开发者进行快捷的二次开发使用。 TL138/1808/6748- EVM开发板 底板 是一个四层无铅沉金电路板，为了方便用户学习开发参考使用，上面引出了常见的各种接口。 SD卡 接口 开发板 带有2路SDIO接口，其中MMC / SD1被复用做LCD接口，另外一路MMC / SD0用作SD卡接口，板上接口为CON6，该接口可以支持SDHC，也就是高速大容量SD卡。 拓展IO信号 J2 是EMIF A 接口，通过EMIF A 可实现 开发板 与不同类型 存储设备 的连接， 例如并口AD模块、多串口模块， 其引脚定义如下 ： J3 提供了GPIO、SPI、I2C、uPP、UART等拓展信号，方便客户实现功能模块拓展，比如外接CMOS摄像头、FPGA高速数据采集板卡等模块

广州创龙结合TI KeyStone系列多核架构TMS320C665x及Xilinx Artix-7系列FPGA设计的TL665xF-EasyEVM开发板是一款DSP+FPGA高速大数据采集处理平台，其底板采用沉金无铅工艺的6层板设计，适用于高端图像处理、软件无线电、雷达声纳、高端数控系统、机器视觉等高速数据处理领域。核心板在内部通过uPP、EMIF16、SRIO通信接口将DSP与FPGA结合在一起，组成DSP+FPGA架构，实现了需求独特、灵活、功能强大的DSP+FPGA高速数据采集处理系统。 TL665xF-EasyEVM开发板引出CPU全部资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。创龙不仅提供丰富的Demo程序，还提供DSP核间通信、DSP与FPGA间通讯开发教程以及全面的技术支持，协助客户进行底板设计和调试以及多核软件开发。 底板 B2B连接器 开发板使用 底板 +核心板设计模式，底板共有 4 个 高速B2B连接器，传输速率 可高达10 G Baud， 4 x 100 pin ， 0. 5 mm间距 ， 合高 5.0mm。硬件及引脚定义如下图 ： SRIO 接口 SRIO 由SRIO RX(J6)和SRIO TX(J7)组成（DSP端 ） ，以2个HDMI接口形式引出，支持4路数据传输

TL138 / 1808 / 6748F-EVM是 广州创龙基于SOM-TL138/1808/6748F核心板开发的一款开发板。由于SOM-TL138/1808/6748F核心板管脚兼容，所以此三个核心板共用同一个底板。 开发板采用核心板+底板的设计方式，尺寸为 24 cm * 1 3 cm，它主要帮助开发者快速评估 核心板 的性能。 核心板采用高密度 8 层板沉金无铅设计工艺，尺寸为 66 mm *38.6 mm ， 板载3路高转换率DC-DC核心电压转换电源芯片，实现了系统的低功耗指标，精密、原装进口的B2B连接器引出全部接口资源，以便开发者进行快捷的二次开发使用。 拓展IO信号 CON18是FPGA GPIO拓展接口， 引脚定义如下： CON24 是 EMIF A 接口，通过EMIF A 可实现 开发板 与不同类 型 存储设备 的连 接， 例如多通道AD模块、多串口模块， 其引脚定义如下： J2是McASP/GPIO等信号拓展接口， 引脚定义如下： CON16、CON17是FPGA GPIO扩展接口，使用48pin欧式公座连接器，引脚定义如下： CON19、CON20、CON21是FPGA GPIO扩展接口，使用12pin PMOD座，引脚定义如下： 底板 B2B连接器 开发板 底板上有4个 8 0pin、0.5mm间距的B2B连接器，其中CON1 A 和CON 1B 是母座

使用PyGame库编写一个对性能要求不那么高的小游戏是非常高效的 特别是Clock机制用起来很舒服，告别界面刷新的麻烦 clock = pygame.time.Clock() pygame.display.flip() clock.tick(tms_sec) # tms_sec=timers in a second 春节放假在家，有时间写了一个打地鼠的小游戏，给小朋友玩玩还是足够了，呵呵 while sw_game: if timer>0 and timer%tms_sec==0 and clicked == False: # next round # redraw the playgd for i in range(1,10,1): pygame.draw.rect( playgd, color_bk,blok_list[i-1],0) # new rats pos seed_n = random.randint(0,8) while seed_n==seed_o: seed_n = random.randint(0,8) seed_x = seed_n//3+1 seed_y = seed_n%3+1 seed_o = seed_n # draw the rats(icon) rat_x = diff_w*seed_x+blok_w*(seed_x-1) rat_y =

说明 由 广州创龙设计的SOM-TL8148 和 SOM-TL8127 核心 板是Pin To Pin 兼容 ， 两 款核心板公用同一块底板。 DM 8148 与 DM8127相比，DM8148有SATA接口，DM8127 没有 SATA接口；而DM8127 有 CSI2接口 ， DM8148 没有 。具体 请 查看两款芯片的Datasheet和核心板规格书。 拓展IO信号 J 7、CON26、CON25接口引出 了 GPIO/GPMC、McASP/I2C、CSI-2（仅DM8127支持） 拓展信号，其引脚定义如下： RTC座 芯片内部自带RTC时钟控制器， 通过可充电 CR2032型RTC座引出接口， 电压值为3V。 引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/3168017