时钟频率

FPGA面试题——网上资料整理 2019-08-23 21:22:30 1：什么是同步逻辑和异步逻辑？（汉王） 同步逻辑是时钟之间有固定的因果关系。 异步逻辑是各时钟之间没有固定的因果关系。 〔补充〕： 同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 2：同步电路和异步电路的区别： 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 3：时序设计的实质： 电路设计的难点在时序设计，时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4：建立时间与保持时间的概念？ 建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的时间。 保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的时间

http://hi.baidu.com/hieda/blog/item/eb78fd444c6e5748510ffe83.html 1.主频 　　主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很注重加强自身主频的发展。像其他的处理器厂家，有人曾经拿过一快1G的全美达来做比较，它的运行效率相当于2G的Intel处理器。 　　所以，CPU的主频与CPU实际的运算能力是没有直接关系的，主频表示在CPU内数字脉冲信号振荡的速度。在Intel的处理器产品中，我们也可以看到这样的例子：1 GHz Itanium 芯片能够表现得差不多跟2.66 GHz Xeon/Opteron一样快，或是1.5 GHz Itanium 2大约跟 4 GHz Xeon/Opteron一样快。CPU的运算速度还要看CPU的流水线的各方面的性能指标。 　　当然，主频和实际的运算速度是有关的，只能说主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。 　　2.外频 　

http://hi.baidu.com/hieda/blog/item/2dcb1f3845b9582097ddd8da.html SPI协议简介 （下面内容摘自互联网） 一 SPI协议概括 二 SPI协议举例 三 SPI协议心得 一 SPI协议概括 SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。 （1）SDO – 主设备数据输出，从设备数据输入 （2）SDI – 主设备数据输入，从设备数据输出 （3）SCLK – 时钟信号，由主设备产生 （4）CS – 从设备使能信号，由主设备控制

http://hi.baidu.com/hieda/blog/item/e8f8752465afb337c895593c.html 异步FIFO 结构及FPGA 设计 吴自信,张嗣忠. 单片机及嵌入式系统应用,2000 摘要 ：首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。 1、异步FIFO介绍 在现代的集成电路芯片中,随着设计规模的不断扩大,一个系统中往往含有数个时钟。多时钟域带来的一个问题就是,如何设计异步时钟之间的接口电路。异步 FIFO（First In First Out）是解决这个问题一种简便、快捷的解决方案。使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据。在网络接口、图像处理等方面, 异步FIFO得到了广泛的应用。 异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本文介绍解决这一问题的一种方法。 由图1可以看出：整个系统分为两个完全独立的时钟域——读时钟域和写时间域;FIFO的存储介质为一块双端口RAM,可以同时进行读写操作。在写时钟域部分

首先，单片机能正常工作的必要条件之一就是时钟电路，所以单片机就很需要 晶振 。 　　晶振，全称是石英 晶体 振荡器 ，是一种高精度和高稳定度的振荡器。通过一定的外接电路来，可以生成频率和峰值稳定的正弦波。而单片机在运行的时候，需要一个脉冲信号，做为自己执行指令的触发信号，可以简单的想象为：单片机收到一个脉冲，就执行一次或多次指令。 、 单片机工作时，是一条一条地从 RoM 中取指令，然后一步一步地执行。单片机访问一次 存储器 的时间，称之为一个机器周期，这是一个时间基准。—个机器周期包括12个时钟周期。如果一个单片机选择了12兆赫兹晶振，它的时钟周期是1/12us，它的一个机器周期是12×（1/12）us，也就是1us。 　MCS—51单片机的所有指令中，有一些完成得比较快，只要一个机器周期就行了，有一些完成得比较馒，得要2个机器周期，还有两条指令要4个机器周期才行。为了衡量指令执行时间的长短，又引入一个新的概念：指令周期。所谓指令周期就是指执行一条指令的时间。例如，当需要计算DJNZ指令完成所需要的时间时，首先必须要知道晶振的频率，设所用晶振为12兆赫兹，则一个机器周期就是1us。而DJNZ指令是双周期指令，所以执行一次要2us。如果该指令需要执行500次，正好1000us，也就是1ms。 　　机器周期不仅对于指令执打有着重要的意义，而且机器周期也是单片机 定时器

原文地址： https://wenku.baidu.com/view/935be3d1c1c708a1284a4446 一、选择题 1、在间址周期中，_C_____。 A．所有指令的间址操作都是相同的； B．凡是存储器间接寻址的指令，它们的操作都是相同的； C．对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的； D．以上都不对。 2、将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为_C_____。 A. 数值计算 B. 辅助设计 C. 数据处理 D. 实时控制 3、定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是____A_。 A.-215 ~ +（215 -1） B.-（215 –1）~ +（215 –1） C.-（215 + 1）~ +215 D.-215 ~ +215 4、根据传送信息的种类不同，系统总线分为___B___。 A. 地址线和数据线 B. 地址线、数据线和控制线 C. 地址线、数据线和响应线 D. 数据线和控制线 5、外存储器与内存储器相比，外存储器__B____。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 一个256K×8的存储器，其地址线和数据线总和为___C___。 注解：256=2的8次方,所以地址线为8,256K*8