logisim

大家好，我是小黄鸭哈哈哈。 实验所用的软件资源/测试电路也全部开放，地址在MOOC中国大学为： https://www.icourse163.org/learn/HUST-1205809816#/learn/announce 附带实验测试，地址在Educode上为： https://www.educoder.net/shixuns/f8tlev94/challenges 实验重点为运算器原理的考察，而并非线路和器件连接方式，但是在连接线路是要注意引脚的说明，避免浪费不必要的时间。 8位可控加减法电路 该实验通过全加器串行输入实现8位可控加减法。 主要考察加减法的转换，即通过补码实现减法，和溢出信号的检测。 4位先行进位74182 实现可级联的4位先行进位电路。其中 Gi，Pi 为进位生成函数和传递函数，Cin 为进位输入，C1~C4 为进位输出，G，P 为成组进位生成函数和成组进位传递函数。 考察对生产函数和传递函数，不断分级。 4位快速加法器设计 利用前一步设计好的四位先行进位电路构造四位快速加法器。 这里就是结合设计好的74128进行一下改装。 16位快速加法器 利用四位先行进位电路和四位快速加法器构造十六位组间先行进位，组内先行进位快速加法器 这里相当于由4位扩展为16位，进一步的升级。重点理解扩展的含义。 注意：C15接口为次高位进位。并且每4位的进位C1、C2、C3

关于Logisim Logisim在仿真软件行列中算是比较直观的软件了，它能做的事情有很多，唯一不足的是硬件描述语言的支持，总体上来说适合比较底层的仿真，依赖于Hex值，通过线路逻辑设计能够较好的 关于本实验 计算机指令的执行过程设计是相对复杂的，指令的形式也是多种多样，按照格式可分为有二三单地址指令，根据访问部件的不同可分为立即数，RR,SS,RS等指令 本实验通过Logisim实现： 1.寄存器->存储器 2.存储器->寄存器 3.立即数->存储器 4.立即数->寄存器 　　　　　　　　的四种控制结构 正文 1）实现寄存器组 寄存器组能够组合成一个缓存序列，并按照每个寄存器的地址进行更改和访问，一次只能改写或读取一个寄存器内容。 2）立即数与主存储器 主存储器与寄存器都是存储部件能作为输入输出使用，立即数只能作为输入 3）通路设计 控制数据通路实际是通过数据选择器不断的控制输入地址达到选择通路的效果。 两处data作为同一线路，同时为Memory输入端提供可选地址 为寄存器入口提供选择入口 存储器->寄存器 寄存器->存储器 是一对互斥操作可将两者读写控制信号合并为一个 0->存储器写 1->寄存器写 4）将控制通路的二路选择器信号合并一处形成指令端口 　　这里有两种布局方式a)硬布线b)微程序控制器 　　两者各有优缺点 需要有指令周期这里就是简单的读写周期用clock

关于Logisim Logisim在仿真软件行列中算是比较直观的软件了，它能做的事情有很多，唯一不足的是硬件描述语言的支持，总体上来说适合比较底层的仿真，依赖于Hex值，通过线路逻辑设计能够较好的 关于本实验 计算机指令的执行过程设计是相对复杂的，指令的形式也是多种多样，按照格式可分为有二三单地址指令，根据访问部件的不同可分为立即数，RR,SS,RS等指令 本实验通过Logisim实现： 1.寄存器->存储器 2.存储器->寄存器 3.立即数->存储器 4.立即数->寄存器 　　　　　　　　的四种控制结构 正文 1）实现寄存器组 寄存器组能够组合成一个缓存序列，并按照每个寄存器的地址进行更改和访问，一次只能改写或读取一个寄存器内容。 2）立即数与主存储器 主存储器与寄存器都是存储部件能作为输入输出使用，立即数只能作为输入 3）通路设计 控制数据通路实际是通过数据选择器不断的控制输入地址达到选择通路的效果。 两处data作为同一线路，同时为Memory输入端提供可选地址 为寄存器入口提供选择入口 存储器->寄存器 寄存器->存储器 是一对互斥操作可将两者读写控制信号合并为一个 0->存储器写 1->寄存器写 4）将控制通路的二路选择器信号合并一处形成指令端口 　　这里有两种布局方式a)硬布线b)微程序控制器 　　两者各有优缺点 需要有指令周期这里就是简单的读写周期用clock