emc测试

0、写在前面的话 EMC的测试项目很多，本文主要介绍电源端口的浪涌防护设计的 原理 、 基本防护结构，防护器件的选型 ，相关PCB的设计在此处不做过多讲解。 浪涌和静电防护的“套路”大同小异，但各有侧重点。对于浪涌和静电的整改就好比治理水患的河道，需要做好“ 疏通 ”和“ 阻挡 ”，其中又以疏通为主，阻挡为辅。浪涌防护设计本质上并不难，只是因为在成本和体积的限制前提下才显得不那么好处理，所以说，设计中处处存在妥协，没有完美的设计，只有合适的设计。 另外，由于不同行业的产品所需的防护等级不同，如军品和消费品完全不在一个等级，所以具体项目需要具体分析。在EMC设计之前，请确认好产品所需的防护等级、是否有安规需求以及成本要求如何等。 1、EMC家族标准介绍 目前EMC标准主要分为IEC xxx标准（国际标准）、EN xxx标准（欧标）、GB/T xxx标准（国标）等，国际上为了产品标准的统一性，所以国标和欧标基本上是从IEC国际标准引申出来的，其内容也基本一致。 EMC按结构主要分为基础标准、通用标准、产品类标准和产品标准。EMC基础标准为EMC的各个具体测试项，其分为EMI和EMS，其中EMI主要有辐射骚扰和传导骚扰等；EMS主要有静电抗扰度、浪涌抗扰度以及电快速瞬变脉冲群等。 备注：关于EMC标准及其具体标准号的介绍，请参考我的另一篇博文 EMC相关标准 。 2

1、PCB的EMC简单对策 同系统EMC的解决措施一样，PCB的EMC也要针对其三要素（干扰源、耦合途径、敏感装置）对症下药： 降低EMI强度 切断耦合途径 提高自身的抗扰能力 针对PCB的耦合途径之一传导干扰，我们通常采用扩大线间距、滤波等措施； 针对PCB的耦合途径之二辐射干扰，我们通常主要采取控制表层布线，增加屏蔽等手段； 2、单板层设置的一般原则 A．元器件下面（顶层、底层）为地平面，提供器件屏蔽层以及顶层布线提供回流平面； B．所有信号层尽可能与地平面相邻（确保关键信号层与地平面相邻），关键信号不跨分割； C．尽量避免两信号层直接相邻； D．主电源尽可能与其对应地相邻； E．兼顾层压结构对称； 以六层板为例，以下有3种方案： A．S1 G1 S2 S3 P1 S4 B． S1 G1 S2 P1 G2 S3 C． S1 G1 S2 G2 P1 S3 优先考虑方案B，并优先考虑布线层S2，其次是S3、S1； 在成本较高时，可采用方案A，优选布线层S1，S2，其次是S3，S4； 对于局部、少量信号要求较高的场合，方案C比方案A更合适；（为什么？） （注意，在考虑电源、地平面的分割情况下，实际情况因分割等因素可能有所出入） 3、电源、地系统的设计 3．1 滤波设计 3．1．1滤波电路的基本概念 滤波电路是由电感、电容、电阻、铁氧体磁珠和共模线圈等构成的频率选择性网络

提起PCB布线，许多工程技术人员都知道一个传统的经验：正面横向走线、反面纵向走线，横平竖直，既美观又短捷；还有个传统经验是：只要空间允许，走线越粗越好。可以明确地说，这些经验在注重EMC的今天已经过时。 　　要使单片机系统有良好的EMC性能，PCB设计十分关键。一个具有良好的EMC性能的PCB，必须按高频电路来设计——这是反传统的。单片机系统按高频电路来设计PCB的理由在于：尽管单片机系统大部分电路的工作频率并不高，但是EMI的频率是高的，EMC测试的模拟干扰频率也是高的[5]。要有效抑制EMI，顺利通过EMC测试，PCB的设计必须考虑高频电路的特点。PCB按高频电路设计的要点是： 　 （1）要有良好的地线层。良好的地线层处处等电位，不会产生共模电阻偶合，也不会经地线形成环流产生天线效应；良好的地线层能使EMI以最短的路径进入地线而消失。建立良好的地线层最好的方法是采用多层板，一层专门用作线地层；如果只能用双面板，应当尽量从正面走线，反面用作地线层，不得已才从反面过线。 　　（2）保持足够的距离。对于可能出现有害耦合或幅射的两根线或两组或要保持足够的距离，如滤波器的输入与输出、光偶的输入与输出、交流电源线与弱信号线等。 　　（3）长线加低通滤波器。走线尽量短捷，不得已走的长线应当在合理的位置插入C、RC或LC低通滤波器。 　　（4）除了地线，能用细线的不要用粗线

EMC学习笔记（1） 1.EMC问题三要素 EMC必须有“干扰源-耦合路径-敏感器”三要素同时存在才会出现EMC问题 其中，EMC的耦合路径是研究的重难点 耦合路径又分为可见和不可见 可见：电路中实际存在的电路形成的路径，通常就是差模耦合路径 不可见：由于寄生参数而引起的额外通道，通常是共模耦合路径 2.静电测试 1.静电测试的目的 静电放电测试的目的是为了衡量电子产品或系统的抗静电干扰的能力。它模拟操作人或物体在接触设备时的放电、人或物体对邻近物体的放电。 2.静电放电测试方法 3.电快速脉冲群 4.EMC基础知识 以上内容摘自： 电子产品设计EMC风险评估 （郑军奇 著） 来源： CSDN 作者： 贝萝岗的小蚂蚁 链接： https://blog.csdn.net/qq_18628523/article/details/91042601

##EMC 设计要点 阅读《EMC电磁兼容 设计与测试案列分析》，在PCB设计中应当注意的要点。 原理 当设备和导线的长度比波长短时，主要问题是传导干扰，当他们的尺寸比波长长的时候，主要问题是辐射干扰。 150KHZ-30MHZ对应的波长是2000m~10m。 瞬态干扰包含各类电快速脉冲瞬变，各类浪涌，静电放电。 辐射发射测试：本质是测试产品中两种等效天线所产生的辐射信号，一种是环路天线）（差模辐射），另一种是单极天线（公模辐射）。 传导骚扰测试：电缆上共模电流大小的测试。 ESD测试：一个瞬态共模电流流过设备，检测其是否会干扰正常设备。 辐射抗扰度测试：设备内部是否有电流环路，容易受到外界电磁波的干扰。 共模传导性抗扰度：以共模电流的形式给设备注入各种干扰。 差模传导性抗扰度：以差模电压的形式给设备注入各种干扰。 辐射形成的两个基本要素是驱动源和天线。 测试 EMC设计主要是屏蔽设计，接地设计，滤波设计。 设备的缝隙可以使用导电橡胶，金属丝网，螺旋管，指形簧片，导电布衬等来弥补。 接地方式有三种，真正接地，隔离和浮地。 屏蔽系统的辐射发射一般与电源（小于230MHz），信号电缆，结构屏蔽泄露三个方面有关。 设备应避免悬空金属件的存在。 开关电源开关管的开关可能会引起传导辐射。 防止静电干扰的办法是将静电干扰直接耦合到地。 绝缘漆很容易引起电连续性不好。 磁珠可能会在EFT

刚入EMC坑的很多小伙伴，在面对EMC问题，很多时候应该都会觉的无从下手，或者毫无头绪。至此，为何不反过来从测试得出的数据进行推测分析，下面就列举几个常见的EMI辐射问题分析思路。 一 有规律的单支信号 有规律的单支信号，大部分都是时钟信号。因为时钟是一个稳定的单一频率信号，所以在频率上呈现为一根根的单支，且DB也不会太低，大多数时钟超标的同时，它的倍频也会呈现相应的状态。 因此，在分析数据的时候，只要对比每个单支之间的差数，基本可以确定问题点。例如：48.15MHZ的时钟问题！最后6号点和5号点的频率是337.05 MHz与385.2 MHz[385.2-337.05=48.15],且第11号点为 963MHz=48.15MHz X 20。 在确定问题点后，再在原理图上或者PCB图上，找到相关时钟信号，然后在电路板上用频谱进行排查和确认，可以很快确定问题电路并进行改正。例如下图就是利用频谱在EUT上实测得到的频谱图，与上图测试数据的点基本吻合。[143.58MHz=48.15MHz X 3] 对于此类问题可以采用展频方法来进行改善，效果也是十分明显。 二 低频大波浪信号 除开时钟信号的单支问题外，常见的还有低频大包络，如上图所示，这类低频大包络一般对应的是离散信号，也就是频率变化范围比较大，且频率比较低的电路。综合上述，一般都是低频信号电路，例如电源电路。

EMC工程师需要具备那些技能？从企业产品需要进行设计、整改认证的过程看，EMC工程师必须具备以下八大技能： 1、EMC的基本测试项目以及测试过程掌握； 2、产品对应EMC的标准掌握； 3、产品的EMC整改定位思路掌握； 4、产品的各种认证流程掌握； 5、产品的硬件硬件知识，对电路（主控、接口）了解； 6、EMC设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用掌握； 7、产品结构屏蔽设计技能掌握； 8、对EMC设计如何介入产品各个研发阶段流程掌握。 来源： CSDN 作者： seven91123 链接： https://blog.csdn.net/seven91123/article/details/5631883

EMC 整改报告 一、 EMC 概述 1. EMC 设计主要针对 EMI+EMS ，常见的 EMI 测试包括电源线的传导骚扰（ CE ）和辐射发射（ RE ）测试， EMS 测试包括： ESD 、电源线的 EFT 、电源线的雷击和浪涌测试、电源线的抗扰度测试 ; 三要素是干扰源、耦合途径、敏感器件；主要对策：疏（滤波、接地）和堵（屏蔽） 2. 用高频的视角看问题 3. 所有信号都是从地流回去的 4. 共模干扰与差模干扰： 共模干扰往往是指同时加载在各个输入信号接口段的共有的信号干扰。共模干扰是在信号线与地之间传输，属于非对称性干扰。共模干扰好比两个人同时向前或者向后推你，于此相对的差模干扰则是一前一后在拉你。 二、 EMC 测试模型： 1. 辐射发射测试： 一般都是先将水平和垂直做一遍测试，这时主要是测峰值，然后在针对峰值读点，读点测的是平均值，TUV等认证时也是读点； 2. 传导骚扰测试： 2.1 需要的仪器：接收机、 LISN 网络（三相、单相）、参考接地，一个重要的条件是一个 2m*2m 以上面积的参考地平面，并超出 EUT 边界至少 0.5m; 一般在屏蔽室内进行，如下图 2.2 电源口传导骚扰测试的拓扑图如下 , 此时构成了一个环路，成为了天线，此处应注意电源线和接地线之间的面积，并且尽量将 EUT 的接地线接到 LISN 上，而不要就近接到参考地金属板上（ 50R

电磁兼容，简称EMC（electromagnetic compatibility)。它包含两个方面，一个是干扰其他的电器产品，简称EMI(electromagnetic interference)，即电磁干扰；另一个是被其他电器产品干扰，叫抗干扰性，我们用EMS（electromagnetic susceptibility）表示。 那么信号速度的本质是什么？是信号的上升斜率和下降斜率。 什么叫ESD测试？ ESD测试是关于静电测试，当静电打向产品的时候，产品不会出现异常跑飞的现象的测试。 ------------------------------------------------------------------------------------------------------------------------------------------------------ 今天让我们抛开事物的谜团，掌握其本质，彻底了解和掌握电磁兼容产生的原因并找到解决的方法，让工程师睡个安稳觉。 破解模拟硬件设计有三大定律： 第一，源、回路、阻抗； 第二，电路是一个波形的整形，从无用的波形最终整形有用的波形，包括形态、相位的整形； 第三，对元器件的参数、封装、鲁棒性、成本要熟知，这样才把产品设计在临界区。 我们在此可以运用第一大定律源、回路、阻抗来融入到产品设计中

1 静电(ESD)整改定位 针对静电，最重要的一点是 路径 。没有路径，静电无法泄放，即没有静电问题。所以分析静电时，主要分析路径，这是静电诊断分析的思路。 首先判定是否有路径，如果有，则确定静电电流是否流入敏感电路，如果是则进行切断，可采取高阻抗阻挡或低阻抗泄放的措施。如果没有流入，看下周围是否有敏电感。有敏感电路的话，则对敏感电路进行处理，如加滤波、屏蔽等措施，如果没有敏感电路，有可能是整个放电回路阻抗过高，比如地阻抗。如果无路径，则人为制造低阻抗路径进行泄放。 案例一、塑料外壳静电防护 塑料外壳防静电效果好，但绝缘距离是关键 4mm可满足8KV空气放电 静电防护有很多措施，比如元器件选择、电路设计、PCB设计、结构设计等等，从结构设计的角度考虑， 塑料外壳 是最好的静电防护措施，因为塑料外壳是绝缘材料，静电无法泄放。 关键点： 使用塑料外壳防护静电，绝缘距离如果不满足，同样会存在静电问题，特别是进行空气放电时容易与内部电路形成拉弧，从而导致静电问题。 如上图就是使用塑料外壳但内部器件与过孔离外壳过近导致绝缘距离不够，空气放电时与内部电路拉弧导致IC损坏。 案例二、敏感信号受干扰 关键信号需做滤波处理，如片选、复位、采样等 静电防护除了塑料外壳，还有一种是 金属外壳接地防护 。针对金属外壳防静电问题，重点是关注接地良好性（大面积接地、不能有氧化漆等）。