存储器

（1）IIC EEPROM IIC EEPROM，采用的是IIC通信协议。 IIC通信协议具有的特点： 【1】简单的两条总线线路，一条串行数据线(SDA)，一条串行时钟线(SCL)； 【2】串行半双工通信模式的8位双向数据传输，位速率标准模式下可达100Kbit/s； 【3】一种电可擦除可编程只读存储器，掉电后数据不丢失，由于芯片能够支持单字节擦写，且支持擦除的次数非常之多，一个地址位可重复擦写的理论值为100万次，常用芯片型号有 AT24C02、FM24C02、CAT24C02等，其常见的封装多为DIP8，SOP8，TSSOP8等； （2）SPI NorFlash SPINorFlash，采用的是SPI 通信协议。 【1】有4线(时钟，两个数据线，片选线)或者3线(时钟，两个数据线)通信接口，由于它有两个数据线能实现全双工通信，因此比IIC通信协议的 IIC EEPROM的读写速度上要快很多。 【2】SPI NorFlash具有NOR技术Flash Memory的特点，即程序和数据可存放在同一芯片上，拥有独立的数据总线和地址总线，能快速随机读取，允许系统直接从Flash中读取代码执行；可以单字节或单字编程，但不能单字节擦除，必须以Sector为单位或对整片执行擦除操作，在对存储器进行重新编程之前需要对Sector或整片进行预编程和擦除操作。 【3

ARM处理器工作模式一共有 7 种 ： 1、USR 模式 正常用户模式，程序正常执行模式 2、FIQ模式(Fast Interrupt Request) 处理快速中断，支持高速数据传送或通道处理 3、IRQ模式 处理普通中断 4、SVC模式（Supervisor） 操作系统保护模式，处理软件中断swi reset 5、ABT 中止（Abort mode）{数据、指令} 处理存储器故障、实现虚拟存储器和存储器保护 6、UND 未定义（Undefined） 处理未定义的指令陷阱，支持硬件协处理器的软件仿真 7、SYS 系统模式(基本上=USR)（System） 运行特权操作系统任务 来源：博客园 作者： jzhiyu 链接：https://www.cnblogs.com/seamoon23/p/11787653.html

计算机的五大组成部分，分别为：控制器、存储器、运算器、输入设备和输出设备。其中控制器+运算器是计算机的中央处理器（CPU），相当于人类的大脑。 计算机的指挥系统。大脑指挥全身的器官运行，但是大脑不会随意的指挥身体行动，大脑只有在接受指令后才会控制身体行动。 运算器是计算机的运算系统。大脑除了指挥，无时无刻还在运算。即实现算术运算和逻辑运行。 1、算术运算：1+1=2 2、逻辑运行：吃饭太闲，喝水？ 吃饭流程例子。 1、当你吃饭的时候，大脑会接受吃饭的指令，之后把指令翻译成你身体需要进行的动作（控制器） 2、如果吃的是西餐，则使用勺子；如果吃的是中餐，则使用筷子（运算器）。 计算机的存储系统。需要注意的是：无论内存还是外存，计算机存储的数据格式都是01，01的形式，0和1由电压的电平控制（了解知识点）。计算机的存储的一个二进制单位称为1bit，8bit=1Bytes称为一个字节，1024Bytes=1KB，1024KB=1MB，1024MB=1GB，1024GB=1TB，1024TB=1PB。 下面展示了目前市面上常用的存储器，从图中可以看出存储器的速度、容量和价格是相互矛盾的。 内存是计算机内临时存储数据的硬件设备，由于内存读取数据速度较快内存，CPU会下达指令会直接传输给内存，即CPU会与内存直接交互。常见的内存有内存条。 1、优点（比较于外存）： 存取速度快 2、缺点

分页存储管理方式：将用户程序的地址空间分为若干个固定大小的区域，称为“页”或“页面”。典型的页面大小为1KB。实现了离散分配。 分段存储管理方式：把用户程序的地址空间分为若干个大小不同的段，每段可定义一组相对完整的信息。在存储器分配时，这些段在内存中可以不邻接，所以也实现了离散分配。 段页式存储管理方式：是分页和分段两种存储管理方式结合的产物。同时具有两者的优点，目前使用最广泛。 分页存储管理 （1）页面和物理块 页面：分页存储管理将进程的逻辑地址空间分成若干个页，并为页加上编号，从0开始 页面大小：页面大小应该适中，且页面大小应该是2的幂，通常是1KB~8KB。 （2）地址结构 分页地址中的地址结构如下 页号 位移量 页号P 位移量W （3）页表 页面映射表，也叫页表。 页表的作用是实现页号到物理块号的地址映射 。 （4）地址变换机构 实现页号到物理块号地址的变换。 分段存储管理 （1）分段 在分段存储管理方式中，作业的地址空间被划分为若干个段，每个段定义了一组逻辑信息。每个段都有自己的名字。为了实现简单起见，通常可用一个段号来代替段名，每个段都是从0开始编址，并采用一段连续的地址空间。段的长度由相应的逻辑信息组的长度决定。分段地址中的地址具有如下结构： 段号 段内地址 段号P 段内地址W 允许一个作业最长有64K个段，每个段的最大长度为64KB （2）段表 类似于分页系统

AT24C02是由ATMEL公司提供的，IIC总线串行EEPROM(electronic eraser programmer read only memory)，其容量为2kbit（256B），工作电压在2.7v"5.5v之间，生产工艺是CMOS。 一般数字芯片都在左下角和右上角为GND,VCC。容量的计算方法:AT24Cxx :01"1024 容量 = xx * 1kbit。 写入过程： AT24C系列EEPROM芯片的固定部分为1010，A2，A1，A0引脚接高低电平后得到确定的3位编码，形成7位编码即为该器件的地址码。 单片机进行写操作时，首先发送该器件的7位地址码和写方向位”0”(共8位，即一个字节),发送完后释放SDA线并在SCL线上产生第9个时钟信号。被选中的存储器器件在确认是自己的地址后，在SDA线上产生一个应答信号作为响应，单片机收到应答后就可以传送数据了。传送数据时，单片机首先发送一个字节的被写入存储器的首地址，收到存储器器件的应答后，单片机就逐个发送数据字节，但每发送一个字节后都要等待应答。AT24C系列片内地址在接收到每一个数据字节地址后自动加1，在芯片的“一次装载字节数”限度内，只需输入首地址。装载字节数超过芯片的“一次装载字节数”时，数据地址将“上卷”，前面的数据将被覆盖。 字节写: 页写： 读入过程: 单片机先发送该器件的7位地址码和写方向位“0”（

2.1 计算机硬件基础知识 　　2.1.1 计算机系统的组成、体系结构分类及特性 　　　　　 CPU和存储器的组成、性能和基本工作原理 　　　　CISC/RISC，流水线操作，多处理机，并行处理 　　　　常用 I/O 设备、通信设备的性能以及基本工作原理 　　　　I/O 接口的功能、类型和特性 　　　　I/O控制方式（中断系统、DMA、I/O处理机方式） 　　2.1.2 存储系统 　　　　虚拟存储器基本工作原理，多级存储体系 　　　　RAID 类型和特性 　　2.1.3 可靠性与系统性能评测基础知识 　　　　诊断与容错 　　　　系统可靠性分析评价 　　　　计算机系统性能评测方法 　　　　 计算机体系结构分类 ： 　　　　从 宏观 上按 处理机数量 进行分类，分为单处理系统、并行处理与多处理系统和分布式处理系统。 　　　　从 微观 上按 并行程度 分类：最为常见分类方式有：Flynn分类法与冯氏分类法。考试中主要考察的是Flynn分类法。 　　　　　　 Flynn分类法 是根据指令流、数据流和多倍性三方面来进行分类的： 　　　　 　　　　 　　　　 计算机硬件组成 ： 　　　　计算机硬件系统是依照冯·诺依曼所设计体系结构，即包括 运算器 、 控制器 、 存储器 、 输入设备 和 输出设备 五大部件组成。 　　　　运算器和控制器组成中央处理器（CPU） 　　　　 运算器 负责完成算术

　　执行指令是计算机过程的核心， 理解了指令如何执行呢，也就把握住了计算机运行原理的关键。 在这一节，我们就一起来看这个模型机是如何执行指令的。 　　现在我们已经有了这样一个模型 而且我们也知道了计算机执行一条指令的主要步骤包括取指、译码、执行、回写。 那我们就像在这个模型机上尝试执行一条计算机的指令。 这里给出了一个例子，我们想执行的这条指令是ADD R0, [6]，这样的一个指令格式代表什么含义呢？从外边，我应该能看出来这是一条加法指令。 那么这个加法应该有两个源操作数，其中一个就是通用寄存器R0的内容； 另一个[6]，中括号就代表是存储单元的内容。 那么，中括号里面带一个6说明是地址为6的存储单元的内容。 我们把这两个原操作数相加，就可以得到一个运算结果。 那么，在我们这种格式指令当中，默认第一个操作数即是源操作数又是目的操作数。 这个运算结果就会更新到通用寄存器R0中。 　　现在我们就来看这条指令是如何在模型机上执行的。 假设模型机的当前状态已经有了一些初始值， 我们需要注意的是CPU中的R0 所保存的值是00000011，这等于10进制的3。 而存储单元地址为6的存储单元的内容是00000010， 相当于10进制的2。 那么我们所要做的，就是把这个存储单元的数和R0当中的数相加，最后再放到R0中。 我们还看到PC寄存器也就是指向下一条指令地址的寄存器，保存的值是 0001

　　为了掌握计算机的内部结构， 我们要先来构建一个计算机的简化模型。 这个模型能够体现计算机内部的关键之处。 又足够的简单，便于理解。 　　这个冯诺依曼结构的餐馆，我们已经非常熟悉了。 我们都可以根据这个餐馆的结构几乎一一对应的来构造出我们的计算机结构的 模型。这个计算机结构的简化模型我们又称之为模型机。 目前包含了CPU和存储器两大布局，中间通过系统总线相连。 系统总线又被细化为控制总线、地址总线和数据总线三个部分。 CPU和存储器内部各有相应的结构。 　　 我们现在就来逐个部件的说明这个模型机是如何构建的。 首先来看存储器。 在设计计算机时要确定存储器的编制方式。 如果存储器按字节编制，那每一个存储单元就能存放八位的二进制数。 而且每个存储单元的地址是唯一的。 CPU要想访问某个存储单元，必须要通过地址总线给出相应的地址， 因此如果地址总线的宽度为N，则CPU能管理的存储单元数最多为2的N次方个， 假设地址总线的宽度为32位，那么CPU能管理的存储单元数就是2的32次方，就是4G。 CPU发来的地址将会存放在存储器地址寄存器，简称为MAR。 那CPU要读写的数据则会通过数据总线传送，数据总线的宽度一般为存储单元位宽的整数倍， 对应的数据则会放在 一个被称为存储器数据寄存器，简称为MDR 的结构中，最后 控制总线与存储器当中的控制总机相连

一、数据结构基本概念 　　1、什么是数据结构？ 　　　　1>数据：数据即信息的载体，是能够输入到计算机中并且能被计算机识别、存储和处理的符号总称。 　　　　2>数据元素：数据元素是数据的基本单位，又称之为记录（Record）。一般，数据元素由若干基本项（或称字段、域、属性）组成。 　　　　3>数据结构：数据结构指的是数据元素及数据元素之间的相互关系，或组织数据的形式。 　　2、数据之间的结构关系 　　　　1>逻辑结构：表示数据之间的抽象关系（如邻接关系、从属关系等），按每个元素可能具有的直接前趋数和直接后继数将逻辑结构分为“线性结构”和“非线性结构”两大类。 　　　　2>存储结构：逻辑结构在计算机中的具体实现方法，分为顺序存储方法、链接存储方法、索引存储方法、散列存储方法。 　　3、逻辑结构（关系） 　　　　1>特点： 　　　　　　（1）只是描述数据结构中数据元素之间的联系规律 　　　　　　（2）是从具体问题中抽象出来的数学模型，是独立于计算机存储器的（与机器无关） 　　　　2>逻辑结构分类 　　　　　　（1）线性结构：对于数据结构课程而言，简单地说，线性结构是n个数据元素的有序（次序）集合。 　　　　　　　　　　集合中必存在唯一的一个"第一个元素"； 　　　　　　　　　　集合中必存在唯一的一个"最后的元素"； 　　　　　　　　　　除最后元素之外，其它数据元素均有唯一的"后继"；

原作者csdn博客： https://blog.csdn.net/jjdiaries/article/category/1644301 关于《 深入理解计算机系统 》 “这本书的中译名为 “ 深入理解计算机系统 ” ，我非常，十分，以及百分之一百二十地不满意。我这么说的原因在于这个译法完全扭曲了书的本意。如果直译原书名，应该是类似于 “ 以程序员的视角理解计算机系统 ” ，何来 “ 深入 ” 二字。可能在国内编辑看来，这是讲系统的，用 C 和汇编语言的，因此很 “ 深入 ” ，但我认为这只能说明国内技术氛围的浅薄。因为事实上，这是一本入门级别的书，这本书其实并不 “ 深入 ” ，它谈论的内容还是相对比较浅的。但 “ dz ” 不代表 “ 浅薄 ” ，写一本面向初学者的好书往往是非常困难的，因此无论是 SICP 还是 CSAPP ，它的作者都是顶尖学府的教授，结合多年教学经验而写出来的。 CMU 把这本书作为 课程的教材，是面向计算机专业低年级学生的 “ 计算机系统介绍（导论） ” ，可能这些学生只是刚刚了解如何使用一门高级语言 ―― 如 Java 进行编程，对于计算机系统的工作方式等话题可谓一点都没有接触过，而 CSAPP 对读者的背景也只要求是 “ 一些编程经验 ” 而已。这本书的话题覆盖面很广，从计算机的基本组成，二进制数据表示方式，到机器级别的指令， CPU 工作方式